



SD3.0 中文协议



SD Specifications
Part 1
Physical Layer Specification
Version 3.00
April 16, 2009

目 录

1	简介.....	7
2	系统特征.....	7
3	SD 记忆卡系统概念.....	8
3.1	读写属性.....	8
3.2	供电电压.....	8
3.3	卡容量.....	8
3.4	速率级别.....	8
3.5	总线拓扑结构.....	8
3.5.1	SD Bus.....	9
3.5.2	SPI BUS	9
3.6	总线协议.....	9
3.6.1	SD 总线.....	9
3.6.2	SPI 总线	12
3.7	SD 记忆卡 PINS 和寄存器.....	12
3.8	ROM 卡	14
3.8.1	寄存器设置要求.....	14
3.8.2	不支持的命令	14
3.8.3	可选命令	14
3.8.4	WP 开关	15
3.9	超高速相 I (UHS-I) 卡	15
3.9.1	UHS-I 操作模式	15
3.9.2	UHS-I 卡类型	15
3.9.3	Host 和卡组合	16
3.9.4	总线速率模式选择时序	16
3.9.5	UHS 系统框图	17
3.9.5.1	Host 可变采样	17
3.9.5.2	Host 固定采样	17
3.9.6	总线模式总结	17
4	SD 记忆卡功能描述.....	18
4.1	概要.....	18
4.2	卡识别模式.....	19
4.2.1	卡复位	19
4.2.2	运行条件确认	19
4.2.3	卡初始化和鉴别过程	21
4.2.3.1	初始化命令 (ACMD41)	22
4.2.4	总线信号电压切换顺序	23
4.2.4.1	UHS-i 初始化顺序	23
4.2.4.2	切换信号电压的时序	24
4.2.4.3	电压切换错误检测时序	25
4.2.4.4	电压切换命令	26
4.2.4.5	调制命令	26

4.2.4.6	UHS-I 系统块图示例	28
4.3	数据传输模式	28
4.3.1	总线宽度选择/释放	30
4.3.2	2 GByte 卡	30
4.3.3	数据读	30
4.3.4	数据写	31
4.3.5	擦除	32
4.3.6	写保护管理	33
4.3.7	卡上锁/解锁操作	33
4.3.7.1	概要	33
4.3.7.2	CMD42 的参数和效果	35
4.3.7.3	强行擦除	36
4.3.7.4	ACMD6 和上锁/解锁状态的关系	37
4.3.7.5	上锁卡能接受的命令	37
4.3.7.6	上锁/解锁的两种类型	38
4.3.8	内容保护（彭宁华注：主要涉及到一些通用和商业加密等）	38
4.3.9	应该规格命令	38
4.3.9.1	通用命令——Gen_CMD（CMD56）	39
4.3.10	切换功能命令	39
4.3.10.1	概要	39
4.3.10.2	Mode 0 操作——查询功能	40
4.3.10.3	Mode 1 操作——设置功能	41
4.3.10.4	切换功能状态	42
4.3.10.5	CMD6 数据和其他命令间关系	45
4.3.10.6	切换功能流程示例	45
4.3.10.7	查询示例	47
4.3.10.8	设置示例	48
4.3.11	高速模式（25MB/S 接口速率）	48
4.3.12	命令系统	48
4.3.13	发送接口条件命令（CMD8）	49
4.3.14	命令因卡容量类型而功能性不同	50
4.4	时钟控制	50
4.5	循环冗余码（CRC）	51
4.6	错误条件	53
4.6.1	CRC 和非法命令	53
4.6.2	读，写，擦除超时条件	53
4.6.2.1	读	53
4.6.2.2	写	53
4.6.2.3	擦除	54
4.7	命令	54
4.7.1	命令类型	54
4.7.2	命令格式	54
4.7.3	命令类别	54
4.7.4	详细的命令描述	56

4.8	卡状态转换表.....	62
4.9	响应.....	64
4.9.1	R1（正常响应命令）	65
4.9.2	R1b.....	65
4.9.3	R2（CID，CSD 寄存器）	65
4.9.4	R3（OCR 寄存器）	65
4.9.5	R6（发布 RCA 响应）	66
4.9.6	R7（卡接口条件）	66
4.10	SD 卡的两个状态信息.....	66
4.10.1	卡状态.....	66
4.10.2	SD 状态.....	69
4.11	MEMORY 阵列分区	73
4.12	时序.....	74
4.12.1	命令和响应	75
4.12.2	数据读	76
4.12.3	数据写	77
4.12.4	时序值	79
4.12.5	SDR50 和 SDR104 模式的时序变化.....	79
4.12.5.1	CRC 状态开始时序.....	79
4.12.5.2	读块间隙	80
4.12.5.3	在写操作中 CMD12 的时序修改.....	80
4.12.5.4	在读操作中 CDM12 的时序修改.....	81
4.12.5.5	时序参数值	82
4.12.6	DDR50 模式的时序变化.....	82
4.12.6.1	奇偶定义	82
4.12.6.2	协议原则	82
4.12.6.3	DDR50 的 CRC 状态 Token 规则.....	83
4.12.6.4	DDR50 的 CRC16.....	84
4.12.6.5	DDR50 模式的数据访问时序示例.....	84
4.12.6.6	时钟控制	84
4.12.6.7	复位命令	84
4.13	速率等级定义.....	84
4.13.1	SDSC 和 SDHC 卡的速率等级规格.....	85
4.13.1.1	分配单元（AU）	85
4.13.1.2	记录单元（RU）	85
4.13.1.3	写保护	85
4.13.1.4	读性能	86
4.13.1.5	性能曲线定义.....	87
4.13.1.6	速率等级定义.....	87
4.13.1.7	在录制中给插入 FAT 升级的考虑	88
4.13.1.8	速率等级测试条件与要求.....	89
4.13.1.9	每个速率等级的性能参数要求	89
4.13.1.10	SD 文件系统要求	89
4.13.2	SDXC 卡的速率等级规格	90

4.13.2.1	速率等级参数.....	90
4.13.2.2	写性能	90
4.13.2.3	读性能	91
4.13.2.4	FAT 升级.....	91
4.13.2.5	CI（连续信息）升级.....	91
4.13.2.6	数据类型区别.....	92
4.13.2.7	SDXC 的速率等级测试条件和要求	92
4.13.2.8	速率控制命令（CMD20）	93
4.13.2.9	速率等级写录过程示例.....	94
4.14	擦除超时计算.....	94
4.14.1	擦除单元	94
4.14.2	擦除时间特征的场景分析	95
4.14.3	擦除大区域的方法	96
4.14.4	擦除超时值用参数寄存器来计算	96
4.14.5	设置块数命令	96
5	卡的寄存器.....	97
5.1	OCR 寄存器	97
5.2	CID 寄存器.....	98
5.3	CSD 寄存器.....	99
5.3.1	CSD_Structure.....	99
5.3.2	CSD 寄存器（CSD Version 1.0）	100
5.3.3	CSD 寄存器（CSD 版本 2.0）	106
5.4	RCA 寄存器	108
5.5	DSR 寄存器（可选）	108
5.6	SCR 寄存器	108
6	SD 卡硬件接口.....	111
6.1	热插拔.....	112
6.2	卡检测（插入/拔出）	112
6.3	电源保护（插入/拔出）	112
6.4	供电方案.....	113
6.4.1	上电	113
6.4.1.1	上电时间	114
6.4.1.2	上电或者供电 Cycle	114
6.4.1.3	供电 Ramp Up.....	114
6.4.2	下电和供电 Cycle.....	115
6.5	可编程卡输出驱动（可选的）	115
6.6	3.3V 信号的总线操作条件	116
6.6.1	高电压范围的电平阈值	116
6.6.2	峰值电压和漏电流	117
6.6.3	电流消耗.....	117
6.6.4	总线信号线负载.....	117
6.6.5	总线信号电平级别	118
6.6.6	总线时序（默认）	118


6.6.7	总线时序（高速模式）	120
6.7	1.8V 信号驱动强度和总线时序	121
6.7.1	输出驱动强度	121
6.7.1.1	驱动强度 4 个等级	121
6.7.1.2	I/O 驱动强度类型	121
6.7.1.3	I/O 驱动目标 AC 特性	122
6.7.1.4	驱动强度选择	123
6.7.1.5	如何选择优化的驱动强度	123
6.7.2	1.8V 信号的总线操作条件	124
6.7.2.1	1.8V 信号的阈值电平	124
6.7.2.2	漏电流	124
6.7.3	在 SDR12，SDR25，SDR50 和 SDR104 模式的总线时序规格	124
6.7.3.1	时钟时序	124
6.7.3.2	卡输入时序	125
6.7.3.3	卡输出时序	125
6.7.4	DDR50 模式的总线时序规格	128
6.7.4.1	时钟时序	128
6.7.4.2	DDR50 的总线时序	129
7	SPI 模式	129
8	附录	130

1 简介

SD 是一种记忆卡 (memory card)，是为音视频消费电子设备提供安全，大容量，高性能和便携的一种存储卡。用户可以选择对卡内容进行加密保护。也支持通用加密标准，以支持移动电子商务和数字系统应用。

SDIO 的 memory card 软硬件兼容 SD 卡，支持 SDIO 协议。

SD 的规格书细分为几个文档，见下图：



主要设计应用文档，文件系统文档，安全文档，物理接口规格书文档（基带一般只要关注这个文档）和移动商务扩展规格文档。

2 系统特征

- 卡容量
 - 1) 标准容量卡 (SDSC)：不超过 2GB 的卡
 - 2) 大容量卡 (SDHC)：大于 2GB 又不超过 32GB 的卡
 - 3) 扩展容量卡 (SDXC)：大于 32GB 又不超过 2TB 的卡
- 工作电压

高电压 SD 卡——工作电压范围为：2.7~3.6V
- 总线速率模式（用在 4 线制总线）（彭宁华注：UHS-I 的卡支持 1.8V 的 IO 信号）
 - 1) 默认速率模式：3.3V 信号，高达 25MHz，数据速率 12.5MB/S
 - 2) 高速率模式：3.3V 信号，高达 50MHz，数据速率 25MB/S
 - 3) SDR12：1.8V 信号，高达 25MHz，数据速率 12.5MB/S
 - 4) SDR25：1.8V 信号，高达 50MHz，数据速率 25MB/S
 - 5) SDR50：1.8V 信号，高达 100MHz，数据速率 50MB/S
 - 6) SDR104：1.8V 信号，高达 208MHz，数据速率 104MB/S
 - 7) DDR50：1.8V 信号，高达 50MHz，双时钟沿采样数据，数据速率 50MB/S

SDR——Single Data Rate；DDR——Double Data Rate。
- 支持热插拔
- 机械写保护
- 插拔识别
- 安全保护
- SD 的外形规格
 - 1) 标准 SD
 - 2) MiniSD，即相机中常见的一体式的 SD 卡
 - 3) MicroSD，即手机中使用的 TF 卡

3 SD 记忆卡系统概念

SD 系统包括 SD 卡，总线和 SD Host/应用。

3.1 读写属性

分两种

- 可读写卡，又分为单次编程卡（OTP）和多次编程卡（MTP）
- 只读卡

3.2 供电电压

分两种

- 高电压记忆卡，工作电压范围 2.7~3.6V
- 双电压记忆卡，可以工作在低电压范围（TBD）和 2.7~3.6V 范围。
注：这个电压是 Core 电压，而不是总线 IO 接口电压

3.3 卡容量

- 标准容量卡（SDSC），高达 2GB。所有 SD 协议版本都支持。
- 高容量卡（SDHC），大于 2GB 又不超过 32GB，SD2.0 协议定义。
- 扩展容量卡（SDXC），大于 32GB 又不超过 2TB，SD3.0 协议定义。

只有 Host 和文件系统支持 2.0 协议以上才可以访问 SDHC 卡。其他协议在初始化 SDHC 卡时，会失败。

只有 Host 和文件系统支持 3.0 协议以上才可以访问 SDXC 卡。

3.4 速率级别

定义了 5 个速率级别，用于指示卡最差性能。

- Class 0——没有什么特定性能
- Class 2——速率大于等于 2GB/S
- Class 4——速率大于等于 4GB/S
- Class 6——速率大于等于 6GB/S
- Class 10——速率大于等于 10GB/S

SDHC 和 SDXC 卡都应该支持速率级别，且在 Class 2 以上。

彭宁华注：协会规定的速度等级（Speed Class），在测试方法上与普通的性能测试有较大区别。测试时根据卡片内的碎片的不同程度分别测试读速率曲线和写速率曲线，而并不是对单一大文件的传输速度进行测试。SD 协会定义了满足各等级最低要求的性能曲线，根据测试所得的数据和 SD 协会规定的性能标准进行比较，从而判断卡片的性能等级。


彭宁华注：一个 50MHz 的时钟写操作，其速率等级不能简单这样计算： $50 \times 4/8 = 25\text{M/S}$ ；写过程涉及写命令（多块写比单块写效率高）相、响应相、写相（Busy 期间、CRC 传输期间）和停止命令等等，这些都会影响速率等级。一般 50MHz 时钟的总线，最多能支持 10M/S（Class 10）写带宽，读带宽比较高。

彭宁华注：其实真正测试中应该测试应用层读写带宽。即传输一个大文件进行测试。

3.5 总线拓扑结构

定义了两种通讯协议：SD 和 SPI。卡根据 Host 的初始化时的请求，而选择哪种模式。通常一个 SD 总线值连接一个 SD 卡。

3.5.1 SD Bus



包括下面信号：

CLK: Host 给卡的时钟信号

CMD: 双向信号的命令/响应信号

Data0~3: 4 根双向数据信号

Vdd, Vss1, Vss2: 电压和地信号

在 Default speed, SD 总线可以 1 个主 (Host 控制器), 多个从 (卡)。但是高速和 UHS-I, 只能单主和单从模式。

对于 1 主多从方式, 通过初始化中得到的逻辑地址来区别各卡 (彭宁华注: 命令参数中含有地址信息, 各卡发现是自己的数据才响应)。

上电后, 默认是单线制 (Data0), 初始化时, Host 先查询卡是否支持 4 线制, 如果支持, 则通过 CMD 命令将总线切换至 4 线制。

3.5.2 SPI BUS


彭宁华认为这种模式没有任何应用价值。如 Marvell 平台 Pax310 支持这种模式, 但是高通平台不支持。所以不管了。

3.6 总线协议

3.6.1 SD 总线

SD 总线是基于命令和数据流, 它们由一个开始 Bit 发起, 又一个停止 Bit 结束。

- Command: 命令开始一个操作。命令由 Host 驱, 或者给单卡 (寻址命令), 或者给所有连接的卡 (广播命令)。命令通过 CMD 信号线串行方式传输。
- Response: 响应由响应的卡驱动, 或者同时由连接的卡驱动。作为之前接收到的命令的应答。响应也是通过 CMD 信号线串行方式传输。
- Data: 数据可以由 Host 或者卡驱动, 通过数据线传输



“no response” 和 “no data”操作

在初始化时，确定卡的 Address。

数据传输是以块（Block）为单位。数据块后面为 CRC 校验位。定义了单块和多块传输操作。多块传输通过 Stop 命令来结束。




Figure 3-4: (Multiple) Block Read Operation

块写操作期间通过 Data0 信号线指示 Busy 状态。




Figure 3-5: (Multiple) Block Write Operation

命令内部编码方式




Figure 3-6: Command Token Format

每一个命令由一开头 Bit 发起（‘0’）和一结束 Bit 结束（‘1’），整个 Bit 长度为 48 Bit。每个

命令由 CRC 校验做保护。当传输过程发生校验错误，可以重新发起这个命令。

响应有四个编码方式，取决于响应内容。长度为 48 或者 136Bits。采用 16-bit CCITT 校验方式。




Figure 3-7: Response Token Format

CMD 信号先传 MSB 位，后传 LSB 位。

当采用 4 线制总线时，各信号线开始位、停止位和 CRC 都是独立。CRC 校验的计算和检查是按信号线处理的。而 CRC 的状态响应和 Busy 指示由卡通过 Data0 送给 Host.

SD 卡有两种数据表格式

- 1) 通用数据：先送 Least Significant Byte，最后是 Most Significant Byte。但是在各自 Byte，是 Most Significant Bit 在前，而 Least Significant Bit 在最后。
- 2) 宽数据（SD 寄存器）：开始于 Most Significant Bit。

1. Data Packet Format for Usual Data (8-bit width)




Figure 3-8: Data Packet Format - Usual Data

2. Data Packet Format for Wide Width Data (Ex. ACMD13)




Figure 3-9: Data Packet Format - Wide Width Data

3.6.2 SPI 总线

不管了。

3.7 SD 记忆卡 Pins 和寄存器

SD 尺寸有 24mm×32mm×2.1mm 和 24mm×32mm×1.4mm，其中 2.1mm 厚度的最为常见。




Figure 3-10: SD Memory Card Shape and Interface (Top View)

Pin #	SD Mode			SPI Mode		
	Name	Type ¹	Description	Name	Type ¹	Description
1	CD/DAT3 ²	I/O/PP ³	Card Detect/ Data Line [Bit 3]	CS	I ³	Chip Select (neg true)
2	CMD	PP	Command/Response	DI	I	Data In
3	V _{SS1}	S	Supply voltage ground	VSS	S	Supply voltage ground
4	V _{DD}	S	Supply voltage	VDD	S	Supply voltage
5	CLK	I	Clock	SCLK	I	Clock
6	V _{SS2}	S	Supply voltage ground	VSS2	S	Supply voltage ground
7	DAT0	I/O/PP	Data Line [Bit 0]	DO	O/PP	Data Out
8	DAT1 ⁴	I/O/PP	Data Line [Bit 1]	RSV		
9	DAT2 ⁵	I/O/PP	Data Line [Bit 2]	RSV		

- 1) S: 供电; I: Input; O: Push-Pull 驱动方式的 Output; PP: Push-Pull 驱动方式的 I/O
- 2) 扩展的数据线 (Data1~3) 在上电时默认是输入, 当 Set_Bus_Width 命令执行后作为数据线使用。
- 3) 上电后, 卡内的这个数据线 50KOHM 的上拉电阻使能了 (实际上是 20K~90KOHM 范围内的电阻)。这个电阻用于卡检测和模式选择。Host 驱动这个 Data3 为高电平或者让其上拉为高电平来选择 SD 模式。如果 Host 想选择 SPI 模式, 应该驱动它为低电平。Host 检测到这个信号拉高时, 判断为卡插入。在正常数据传输过程, 软件应该用 Set_Clr_Card_Detect (ACMD42) 命令将这个电阻断开。
- 4) 在 SDIO 模式, Data1 在中断相 (非数据传输相) 可以作为卡给 Host 的中断信号。
- 5) 在 SDIO 模式, Data2 可以用于读等待信号

每个卡有一组寄存器:

Name	Width	Description
CID	128	Card identification number; card individual number for identification (See 5.2). Mandatory .
RCA ¹	16	Relative card address; local system address of a card, dynamically suggested by the card and approved by the host during initialization (See 5.4). Mandatory .
DSR	16	Driver Stage Register; to configure the card's output drivers (See 5.5). Optional .
CSD	128	Card Specific Data; information about the card operation conditions (See 5.3). Mandatory
SCR	64	SD Configuration Register; information about the SD Memory Card's Special Features capabilities (See 5.6). Mandatory
OCR	32	Operation conditions register (See 5.1). Mandatory .
SSR	512	SD Status; information about the card proprietary features (See 4.10.2). Mandatory
CSR	32	Card Status; information about the card status (See 4.10.1). Mandatory

(1) RCA register is not used (available) in SPI mode

Host 可以通过给卡上下电硬复位卡。卡上电后, 其上电检测电路会自行将卡处于一个预定义的状态。软件可以通过 CMD0 (Go_Idle) 命令软复位卡。




Figure 3-11: SD Memory Card Architecture

3.8 Rom 卡

Rom 卡作为只读记忆卡要实现一定的设置。

3.8.1 寄存器设置要求

Register	Field	Value	Comment
SD Status	SD_CARD_TYPE	0001h	SD ROM Card
CSD	CCC bit 4	0	Class4 block write
	CCC bit 5	0	Class5 erase
	CCC bit 6	0	Class6 write protection
	CCC bit 7	0 or 1	Class7 lock card
	PERM_WRITE_PROT	1	Permanent Write Protect
SCR	SD_SECURITY	0 or 2 or 3	Security is optional.

Table 3-3 : Register Setting Requirements for ROM Card

3.8.2 不支持的命令

Rom 卡不支持下面的命令，并认为是非法命令：CMD24, CMD25, CMD27, CMD28, CMD29, CMD30, CMD32, CMD33, CMD38。（主要是擦除和编程命令）

3.8.3 可选命令

Rom 卡可以选择支持下面的命令：CMD42，安全命令组

- 如果不支持 CMD42，CCC 的 Bit7 应该设置成 ‘0’，CMD42 将作为非法命令
- 当支持 CMD42 时，解锁和锁卡功能应该支持。Lock_Unlock_Failed 指示接受了 CMD42 其它不支持的功能
- Rom 卡不支持对保护区进行编程和擦除。

3.8.4 WP 开关

完全 Rom 的卡不支持 WP 开关。

3.9 超高速相 I (UHS-I) 卡

4 线制 SD 总线，UHS-I 提供高达 104MB/S 性能。卡的外形一样，当前的连接器可用。

3.9.1 UHS-I 操作模式

- DS——默认速率，高达 25MHz，3.3V 信号
- HS——高速，高达 50MHz，3.3V 信号
- SDR12——SDR，高达 25MHz，1.8V 信号
- SDR25——SDR，高达 50MHz，1.8V 信号
- SDR50——SDR，高达 100MHz，1.8V 信号
- SDR104——SDR，高达 208MHz，1.8V 信号
- DDR50——DDR，高达 50MHz，1.8V 信号

注意：1.8V 信号时序和 3.3V 信号时序不同。

3.9.2 UHS-I 卡类型

UHS-I 支持两种类型卡

- UHS50
- UHS104

UHS-I 不用于 SDSC 卡，但是用于 SDHC 和 SDXC 卡。

DDR50 对于 MicroSD 是强制的，但是对于标准尺寸 SD 是可选的。




Figure 3-12 : UHS-I Card Type Modes of Operation versus Frequency Range




Figure 3-13 : UHS-I Card Type Modes of Operation versus Throughput

3.9.3 Host 和卡组合

系统带宽取决于卡和 Host 支持的速率模式。

3.9.4 总线速率模式选择时序




Figure 3-14 : Command Sequence to Use UHS-I

图 3-14 是 UHS-I 卡的初始化命令顺序。当上电后，卡为 3.3V 信号模式。首先 CMD0 选择总线模式：SD 模式或者 SPI 模式。1.8V IO 信号模式只能在 SD 模式进入。一旦进入了 1.8V 信号模式，就不能进入 SPI 总线模式和 3.3V 信号模式，除非重新下电上电。如果卡接受 CMD0，卡返回到 Idle

状态，但是仍然运行在 SDR12 的时序中。

因为更高的速率要求低电压信号，对于 SDR50，DDR50 和 SDR104 模式，UHS-I 调节成 1.8V 信号。卡仍然由 3.3V 供电，但是 SDCLK、CMD 和 Dat[3:0] 从 3.3V 修改为 1.8V 级别。为了避免 Host 和卡直接电压错误匹配，信号电压级别切换在初始化的电压切换时序中完成。CMD11 发起电压切换时序。卡进入 UHS-I 模式，其输入输出时序被改变。

UHS-I 只能应用于 SD 的 4 线制模式，所以 Host 应该用 ACMD6 将卡设置成 4 线制。当卡进入 UHS-I 模式，不管有无 ACMD6 执行，卡都将切换到 4 线制模式。

Host 可以通过 CMD6 的功能组 3 选择卡的合适的输出驱动强度。

Host 可以通过 CMD6 的功能组 1 选择某一 UHS-I 模式。每一个 UHS-I 模式定义了兼容当前存在的卡的最大频率，采样沿（上升沿或者双沿）和最大电流消耗。Host 选择哪种 UHS-I 模式，取决于其能提供的 SDCLK 频率和供电能力。

在 SDR50 或者 SDR104 模式选择后，UHS-I Host 可以用调节命令(CMD19)调节采样点。DDR50 模式并不支持调节命令。

3.9.5 UHS 系统框图

下图为典型的 UHS-I Host 系统。Host 有时钟发生器，其提供 SDCLK 给卡。当写操作时，由于时钟驱动方向和数据驱动方向相同，写数据可以传输同步于 SDCLK 信号，而不管传输线的延迟现象。在读操作时，时钟驱动方向和数据正好相反，Host 接受的读数据被往返延时，输出延时和 Host/卡等待而延时。所以对于 Host，接收数据是最关键的。因此，Host 需要采样时钟发生器来接受响应、CRC 状态和读数据块。




Figure 3-15 : Host and Card Block Diagram

3.9.5.1 Host 可变采样

Host 用采用时钟发生器去决定正确的采样点。Host 使用卡预定义在调节块中参数作为一种找到采样点的帮助。Host 使用 CMD19 条件命令来读取调节块。

这个方法应用于整个频率范围。在小于 25MHz 频率时，Host 不要调节地访问卡。

3.9.5.2 Host 固定采样

Host 使用预先定义 hide 采样点。这个方法可以用于高达 100MHz。Host-SDR-FD 通过时钟回环方式得到采样时钟（见附录 3）。对于小于 100MHz 频率范围，UHS50 和 UHS104 应该满足 Todly（max）输出延时约束。

3.9.6 总线模式总结

下图是卡的要求，而不管 CMD6 功能组 1 选择的总线速率模式。最大频率和最大电流由 CMD6 决定。

Bus Speed Mode ^{*1}	Max. Bus Speed [MB/s]	Max. Clock Frequency [MHz]	Signal Voltage [V]	Max. Current ^{*2} [mA/3.6V VDD]		
				SDSC ^{*3}	SDHC ^{*4}	SDXC ^{*5}
SDR104	104	208	1.8	-	800 ^{*6}	800 ^{*6}
SDR50	50	100	1.8	-	400	400
DDR50	50	50	1.8	-	400	400
SDR25	25	50	1.8	-	200	200
SDR12	12.5	25	1.8	-	100	100/150 ^{*7}
High Speed	25	50	3.3	200	200	200
Default Speed	12.5	25	3.3	100	100	100/150 ^{*7}

*1: The card supports a UHS-I mode shall support all lower UHS-I modes.

*2: Host can control current by the current limit function in CMD6 (Refer to Section 4.3.10.3).

*3: SDSC stands for SD Standard Capacity Memory Card and

*4: SDHC stands for SD High Capacity Memory Card.

*5: SDXC stands for SD Extended Capacity Memory Card.

*6: Detail of socket handling 800mA will be specifying in mechanical addenda.

*7: Host can select either max. current by XPC in ACMD41 (Refer to Section 4.2.3.1).

Table 3-5 : Bus Speed Modes

对于各种容量类型的卡，下图阐明可选/强制速率模式：

Card Classification		DS	HS	SDR50	SDR104	DDR50
SDSC		M	O	N/A	N/A	N/A
SDHC	Non UHS-I	M	O	N/A	N/A	N/A
	UHS50	M	M	M	N/A	O (Standard SD) M (microSD)
	UHS104	M	M	M	M	O (Standard SD) M (microSD)
SDXC	Non UHS-I	M	O	N/A	N/A	N/A
	UHS50	M	M	M	N/A	O (Standard SD) M (microSD)
	UHS104	M	M	M	M	O (Standard SD) M (microSD)

M: Mandatory, O: Optional, N/A: Not Available

Table 3-6 : Bus Speed Mode Option / Mandatory

4 SD 记忆卡功能描述

4.1 概要

Host 和卡之间的通信都是由 Host 来控制的。Host 发出两种类型的命令：广播和寻址（点对点）命令。

- 广播命令
给所有的卡，有些这样的命令要求响应。
- 寻址命令
寻址命令发给有地址的卡，卡将返回响应。

在图 4-1 给出了卡识别模式的命令流程的通用 Overview。图 4-13 是数据传输模式 Overview。表 4-31 阐明了当前状态，可以接受命令组和状态转换。

下面是 SD 记忆卡系统的两个操作模式（Host 和卡）：

- 卡识别模式

复位后，Host 处于卡识别模式，寻找总线上的新卡。卡将处于这个模式，直到接收到 Send_RCA 命令（CMD3）。

- 数据传输模式

卡的 RCA 首次发布后，卡进入数据传输模式。Host 识别完毕总线上的所有卡后，进入数据传输模式。

下表阐明了操作模式和卡的状态之间的关系。SD 记忆卡的状态图中的每一个状态处于某一个操作模式中。

Card state	Operation mode
Inactive State	inactive
Idle State	card identification mode
Ready State	
Identification State	
Stand-by State	data transfer mode
Transfer State	
Sending-data State	
Receive-data State	
Programming State	
Disconnect State	

Table 4-1: Overview of Card States vs. Operation Modes

4.2 卡识别模式

在卡识别模式时，Host 复位所有的处于卡识别模式的卡，确认操作电压范围，识别卡和请求卡发布各自的 Relative Card Address（RCA）。这个操作通过各自的卡的 CMD 线完成。在卡识别期间，所有的数据通讯都是通过 CMD 线完成。

在卡识别过程，卡的工作在识别模式时钟 F_{0d} 下。

4.2.1 卡复位

命令 Go-Idle_State（CMD0）是软件复位命令，不管当前卡的状态，设置卡进入 Idle State。在 Inactive State 卡不受这个命令的影响。Host 给卡上电后，所有的卡进入 Idle State，包括以前处于 Inactive State 的卡。

上电或者 CMD0 后，所有的卡的 CMD 信号线处于输入模式，等待下一个命令的开始位。卡被初始化为默认相关卡地址（RCA=0x0），和一个默认驱动状态寄存器设置（最低的速率，最高驱动电流能力）。

4.2.2 运行条件确认

在 Host 和卡开始通讯时，Host 可能不知道卡支持的电压，卡可能不知道是否其支持当前的提供的电压。Host 在特定电压下发出复位命令（CMD0），假设卡可以支持。SD 的物理层规格版本 2.0（The Physical Layer Specification Version 2.00）新定义了 CMD8 来确认电压。

Send_If_Cond(CMD8)被用于确认 SD 记忆卡接口操作条件。卡通过分析 CMD8 的参数来 Check 运行条件，Host 通过分析 CMD 的响应来 Check。在参数的 VHS 域指示可提供的电压。卡认为 VHS 定义的电压是当前提供的电压。在任何时间 VHS 只能有 1Bit 设置成 ‘1’。CRC 和 Check 方案都用于 Host 去 Check Host 和卡之间的通讯有效。

如果卡能运行在提供的电压，响应回返命令参数中的电压和 Check 方案。

如果卡不能运行在提供的电压，卡不会有相应，仍然处于 Idle State。对于初始化 SDHC 卡，强制执行 CMD8 先于第一个 ACMD41。接受 CMD8 让卡认识到 Host 支持 The Physical Layer Specification Version 2.00，卡就可以使能新功能。

对于低压 Host，强制先于 ACMD41 发送 CMD8。在双电压卡不接受 CMD8 时，它将像只高电压卡一样运行，在低压 Host 不发送 CMD8 时，卡将在 ACMD41 命令时进入 Inactive 状态。

Sd_Send_Op_Cond (ACMD41) 被设计用于提供给 Host 一个机制来鉴别和拒绝不匹配 Host 希望的 Vdd 电压范围的卡。Host 将要求 Vdd 电压范围作为命令的参数发出。不能在定义范围执行数据传输的卡应该从将来的总线操作中 Discard 它们自己，进入 Inactive State。OCR 寄存器的 Level 应该相应地定义。注意 ACMD41 是应用命令，因此 APP_CMD (CMD55) 总是先于 ACMD41 (彭宁华注：CMD55 + CMD41 = ACMD41)。在 Idle_State 中用于 CMD55 中的 RCA 应该是卡默认 RCA (0x0)。

在 Host 激发复位命令 (CMD0) 复位卡后，Host 应该先于 ACMD41 激发 CMD8 来重初始化 SD 记忆卡。




Figure 4-1: SD Memory Card State Diagram (card identification mode)

在将超出电压范围的卡进入 Inactive 状态之前，通过在 ACMD41 的参数中将 OCR 设置成 0，Host 可以询问每一个卡，继而决定通用电压。如果 Host 能够选择一个通用电压范围，或者应用知晓 Stack 中没有可以用的卡，这个询问应该可以用。如果 ACMD41 作为询问激发，卡不会发起初始化，会忽略参数中的 HCS 位。此后，Host 可以选择运行电压，重新激发 ACMD41，将不兼容的卡

Send 成 Inactive State。

在初始化过程，Host 不允许变化运行电压范围，参考第 6.4 章节描述的上电顺序。

4.2.3 卡初始化和鉴别过程

总线活动后，Host 开始卡的初始化和鉴别过程，见图 4-2。初始化开始于 SD_SEND_OP_CMD (ACMD41)，设置 OCR 寄存器的可运行条件和 HCS 位。HCS (Host Capacity Support) 位设置成 ‘1’ 表明 Host 支持 SDHC 卡。反之，不支持。

接受 CMD8 扩展 ACMD41 的功能。HCS 在参数中，CCS (卡容量状态) 在响应中。对于不响应 CMD8 的卡，HCS 被忽略。然而，如果卡没有返回响应，Host 应该将 HCS 设置成 ‘0’。SDSC 卡忽略 HCS 位。卡用 OCR 的 Busy 位告知 Host ACMD41 是否初始化完毕。Busy 位为 ‘0’ 表明卡仍然在初始化中；为 ‘1’ 表明初始化完毕。Host 重复发送 ACMD41 至少 1 秒钟，或者直到 Busy 位置 ‘1’。

卡只有在第一个有电压设置参数的 ACMD41 时 Check OCR 寄存器的运行条件和 HCS 位。当重复 ACMD41 时，Host 不应该激发除了 CMD0 以外的其他命令。

如果卡响应了 CMD8，ACMD41 的响应包括 CCS 域信息。当卡返回准备好 (Busy 位为 ‘1’) 时 CCS 有效。CCS=1 意味着卡是 SDHC 或者 SDXC 卡，反之，是 SDSC 卡。

对于系统中所有的新卡，Host 运行相同初始化流程。不兼容的卡被设置进入 Inactive State。接着，Host 激发 ALL_SEND_CID (CMD2) 给每一个卡，以获取他的唯一识别号 (CID)。当卡发送了 CID 后，卡进入 Identification State。此后，Host 激发 SEND_RELATIVE_ADDR 命令 (CMD3) 请求卡发布一个新的 RCA 地址，它比 CID 短，用于在将来的数据传输模式中寻址卡。一旦 RCA 接受，卡进入 Stand-By State。此刻，如果 Host 想安排一个新的 RCA，可以再次激发 CMD3 给卡，卡将发布一个新的 RCA。最新发布的 RCA 是实际卡的 RCA 值。

对于系统中每一个卡，Host 将重复鉴别过程，如 CMD2 和 CMD3。

初始化 SDXC 卡相同与 SDHC 卡，SDXC 的用户区容量用 C_SIZE 定义，其应该大于等于 32GB。

应用提示：

Host 应该设置 ACMD41 的 TimeOut 超过 1S，当卡没有表明 Read 时，放弃重复激发 ACMD41。TimeOut 计时器在第一个有设置电压参数的 ACMD41 开始计时。




Figure 4-2: Card Initialization and Identification Flow (SD mode)


4.2.3.1 初始化命令（ACMD41）

图 4-3 为参数格式，图 4-4 是响应格式。ACMD41 的参数增加了两个新 Field。

XPC 用于给 DS 或者 SDR12 速率的 SDXC 卡的功率控制。如果 Host 设置 XPC 为 ‘0’，SDXC 卡运行小于 100mA，但是不支持速率级别（Class 0 在 SD 状态寄存器中标识）；如果 ‘1’，卡运行小于 150mA，同时支持速率级别。

UHS-I 支持 Host 设置 S18R=1 来询问卡切换到 1.8V 电平的 IO 信号。UHS-1 卡在 ACMD41 的响应中设置 S18A=1 表示支持。继而 Host 可以激发电压切换命令（CMD11）。

(1) Argument of ACMD41 = 0x29



Note: Fast Boot (Bit 29) is reserved for eSD.

Figure 4-3 : Argument of ACMD41

(2) Response of ACMD41 (R3)




Figure 4-4 : Response of ACMD41

CCS (Bit 30) 和 S18A (Bit 24) 在 Busy 位 (Bit 31) 为 '1' 时有效。

4.2.4 总线信号电压切换顺序

4.2.4.1 UHS-i 初始化顺序

图 4-5 示意运行电压切换的命令顺序，图 4-6 示意 UHS-I Host 的初始化流程图。红色和黄色框是初始化 UHS-I 卡的新过程。




Figure 4-5 : ACMD41 Timing Followed by Voltage Switch Sequence




Figure 4-6 : UHS-I Host Initialization Flow Chart

当信号电平级别是 3.3V 时，Host 重复激发 ACMD41（HCS=1 和 S18R=1）直到响应表明 Read。第一个 ACMD 的参数 HCS 和 S18R 有效，但是后续 ACMD41 也要带相同参数。如果响应的 Busy 位指示 Read，Host 需要检查 CCS 和 S18A。S18A=0 表示不允许电压切换，Host 需要使用当前信号电平级别；反之，可以。Host 激发 CMD11 来发起电平切换顺序。接受 CMD11 后，卡返回 R1 类型相应，开始电压切换顺序。没有 CMD11 的响应意味着 S18A 为 0，因此 Host 不应该激发 CMD11。通过检查 Dat[3:0]变为高电平 check 电压切换顺序的完成，Dat[3:0]的哪些 Bit 用于 check 取决于 Host 的能力。

对于 UHS-I 卡，通过 CMD6 功能组 3 来选择卡相应的驱动强度，通过 CMD6 的功能组 1 选择某一种 UHS-I 模式。

4.2.4.2 切换信号电压的时序

在初始化过程中时钟频率范围应该为 100KHz~400KHz（彭宁华注：高通平台是 400KHz）。表 4-2 示意对于 ACMD41 的切换信号电压的命令（S18R）-响应（S18A）组合。S18R 是 ACMD41 的命令参数，用于 Host 查询信号电压切换。S18A 在响应中，用于指示卡接受电压切换（电压并不在这里切换）。如果信号电平已经是 1.8V，S18R 会被忽略，信号电压切换过程不会开始。S18A=0 意味着当前信号电平保持。关于 ACMD41 新定义的 Field 请参考 4.2.3.1 章节。

Current Signaling Level	S18R	S18A	Comment
3.3V	0	0	1.8V signaling is not requested
	1	0	The card does not support 1.8V signaling
	1	1	Start signal voltage switch sequence
1.8V	X	0	Already switched to 1.8V

Table 4-2 : S18R and S18A Combinations

为了在 Host 和卡之间同时切换信号电平级别，信号电压切换过程由 CMD11 发起，见图 4-7。只有当 ACMD41 的响应的 S18A=1 才会激发 CMD11。




Figure 4-7 : Signal Voltage Switch Sequence

- 1) Host 激发 CMD11 开始发起电压切换过程
- 2) 卡返回 R1 类型响应
- 3) 在响应之后，卡立刻驱动 Dat[3:0]为低电平
- 4) Host 停止驱动 SDCLK 后，卡开始切换电压到停止 SDCLK 的时间并没有定义。

Host 通过 Check CMD 信号或者 Dat[3:0]的信号电平来 Detect 切换过程是否开始，哪个信号应该用于 Check 取决于 Host 的能力。如果低电平没有 Detect 到，Host 应放弃切换过程，执行上电时序（彭宇华注：先下电，后上电）

- 5) 卡的 1.8V 电源应该在 5mS 内稳定输出。Host 保持 SDCLK 为低电平至少 5mS。这意味着，对卡，5mS 是最大值；而对于 Host，5mS 是最小值。
- 6) 从 4) 开始的 5mS 后，Host 的电源稳定输出，Host 开始提供 1.8V 的 SDCLK。卡可以 Check SDCLK 是否为 1.8V。
- 7) 通过检测 SDCLK，卡驱动 CMD 为 1.8V 至少一个时钟，接着停止驱动（高阻态）。CMD 触发在时钟 SDCLK 的上升沿（SDR 时序）。
- 8) 卡能够 Check Host 是否通过上拉电阻将 CMD 驱动为 1.8V。
- 9) 如果成功地完成 1.8V 信号电压切换，卡驱动 Dat[3:0]为高电平至少 1 个时钟，接着停止驱动（高阻态）。Dat[3:0]触发在时钟 SDCLK 的上升沿（SDR 时序）。
- 10) Dat[3:0]应该在提供 1.8V 的 SDCLK 的 1mS 内变为高电平。Host 在提供工 SDCLK 后的 1mS 去 检测 Dat[3:0]是否为高电平。这意味着，对卡，1mS 是最大值；而对于 Host，1mS 是最小值。

这个切换过程完成后，Host 和卡用 SDR12 时序通讯。

4.2.4.3 电压切换错误检测时序

图 4-8 示意在信号电压切换过程发生错误的时序。

CMD19 的块长度是固定的，块长度设置命令 CMD16 并不需要。

图 4-10 描述了调制命令（CMD19）跟随一个单块读命令时序。




Figure 4-10 : Send Tuning Pattern Command

这个过程定义为多个、连续执行 CMD19（Host 激发，卡响应），中间不能混入任何其他命令。
在不超过 150mS 的时间内，卡应该完成 40 次的 CMD19 执行。正常，调制过程少于 40 次执行 CMD19，因此应该不到 150mS 时间。

这个过程时间定义没有包括任何 Host 处理时间。如果 Host 需要时间去处理每个 CMD19 的执行，这个过程可能会比这个总时间更长。

FF0FFF00	FFCCC3CC	C33CCCFF	FEFFFFEF
FFDFFFDD	FFBFBFFB	BFFF7FFF	77F7BDEF
FFF0FFF0	0FFCCC3C	CC33CCCF	FFEFFFFE
FFFDFFFD	DFFFBFFF	BBFFF7FF	F77F7BDE

Table 4-3 : Tuning Block Pattern

调制块定义成一个有规格的块，包括 64 个预定义数据的字节。如图 4-11，从左到右，从上到下，每一个 SDCLK 送 4-Bit 数据到 Dat[3:0]上。




Figure 4-11 : Tuning Block on DAT[3:0]

图 4-11 示意了如何输出 Pattern 到 Dat[3:0]上（只有示意了前 8 个字节）。每个信号线的固定的 CRC16 值也示意在图表中。

下面 3 种情况设计到调制块中：

- 1) 给 4 根 Dat 信号线的正脉冲同时仿真了最大功耗和地弹现象——通常给了最大的过冲/下

冲。

- 2) 给 2 根 Dat 信号线正脉冲，同时给其他两根 Dat 信号线负脉冲的仿真结合了地弹和阻抗失配——通常给出最大的 Tpd。
- 3) 给 1 根 Dat 信号线正脉冲，同时给其他 3 根 Dat 信号线负脉冲的仿真了阻抗失配现象——通常给出了最小 Tpd。

调制块的目的是创建总线上一个特定的完整性信号。这导致最大：噪声，确定的抖动，ISI 和时序错误。

因此，目的是创建在特定的 Host 和卡组合的系统经受的最差情况时的眼图。

4.2.4.6 UHS-I 系统块图示例

图 4-12 示意了 UHS-I 系统块图。3.3V 的 VDD 提供给电源线。在进入 UHS-I 模式时发生错误的情况，电源开关要求执行下电/上电 Cycle。在 Host 和卡内部要求有电源，以支持 1.8V 信号电平。通过检测信号电平来检测错误的发生。执行信号电平检测对卡是强制的，但对 Host 是可选的。




Figure 4-12 : An Example of UHS-I System Block Diagram

4.3 数据传输模式

直到卡鉴别模式结束，Host 应该保持 Fod 频率，应为有的卡可能在卡鉴别模式时有运行频率限制。在数据传输模式，Host 可以运行在 Fpp 频率范围内（见 6.6.6 章节）。Host 激发 SEND_CSD(CMD9) 命令获取卡特定数据（CSD 寄存器），如块长度，卡存储容量，等等。

广播命令 SET_DSR (CMD4) 配置所有识别卡的驱动段。对应于应用总线 LayOut（长度），卡的数量和数据传输频率，这个命令设置 DSR 寄存器。时钟频率在那个点上也应该从 Fod 切换 Fpp。SET_DSR 命令对 Host 和卡都是可选的。

CMD7 用于选择一个卡，使其进入数据传输模式。在一个给定时间，只有一个卡能够处于数据传输模式。如果之前被选择为传输模式卡被释放，其将返回 Stand_By 状态。当 Host 激发 CMD7 是采用保留相关地址 0x0000，那么所有的卡返回到 Stand_By 状态（注意，对于释放卡，Host 有责任

保留 RCA=0x0，参考表 4-21，CMD7)




Figure 4-13: SD Memory Card State Diagram (data transfer mode)

不复位其他已经注册的卡，是可以鉴别新卡的。在这个状态，已经有 RCA 的卡是不会响应鉴别命令 (ACMD41, CMD2, 见章节 4.2.3)。

重点提示：如果某卡接受的 CMD7 是不匹配的 RCA，卡将释放。如果选择其他卡，这是自动发生的，CMD 信号线是共用的。所以，在 SD 记忆卡系统中，Host 有义务或者运行在共用 CMD 信号线（在初始化结束后）——这这种情况下，卡的释放是自动执行，或者当 CMD 信号线是分开的，Host 注意到释放卡的需要。

在传输模式，Host 和选择的卡之间的数据传输是点对点的。所有寻址命令在 CMD 信号线上有响应确认。

各个数据传输模式命令间关系总结如下：

- 所有的读命令可以通过停止命令 (CMD12) 在任意时刻去中止。数据传输结束，卡返回到传输状态。读命令有：块读 (CMD17)，多块读 (CMD18)，发送写保护 (CMD30)，发送 SCR (ACMD51) 和读模式通用命令 (CMD56)。
- 所有的写命令可以通过停止命令 (CMD12) 在任意时刻去中止。写命令应该在用 CMD7 释放之前停止。写命令有：块写 (CMD24)，多块写 (CMD25)，编程 CSD，锁/解锁命令 (CMD42) 和写模式通用写命令 (CMD56)。
- 当写数据传输结束后，卡将结束数据写状态，Move 进或者编程状态 (传输成功)，或者传输状态 (传输失败)。
- 如果一个块写操作被停止了，而最后一块的块长度和 CRC 都是有效的，这个块数据将编

程。

- 卡可以提供 Buffer 给写块。这意味着在前一块在编程中时，下一块可以送给卡。如果所有的写 Buffer 已经满了，只要卡在编程状态（见 SD 记忆卡状态图，图 4-13），数据信号 Dat0 将被保持低电平（BUSY 状态）。
- 这里没有写 Buffer 给写 CSD，写保护和擦除。这意味着当卡正在忙这些命令的任何一个，其他传输命令将不会接收。只要卡在 Busy 和编程状态，Dat0 信号会保持低电平。实际上，各卡的 CMD 和 Dat0 是分开的，Host 忙卡的 Dat0 信号线（和其他卡的 Dat0 不连接），Host 可以接受其他卡。
- 在卡编程时，参数设置命令不允许的。参数设置命令有：设置块大小（CMD16），擦除卡开始（CMD32）和擦除块结束（CMD33）。
- 在卡编程是，读命令不允许。
- Move 其他卡从 StandBy 状态转为 Transfer State 将不会结束擦除和编程操作。卡将切换到断开状态和释放 Dat 信号线。
- 使用 CMD7 可以重新选择断开状态的卡。在这种情况下，将进入编程状态，重新激活 Busy 指示。（彭宁华注，在上一条的基础上）
- 使用 CMD0 或 CMD15 复位卡，将终止任何挂起和激活的编程操作。这可能破坏卡的数据内容。Host 有责任防止这种情况。
- CMD34-37, CMD50 和 CMD57 是保留给 SD 命令系统的扩展。这些命令的状态转换在每一个命令系统规格书中定义了。

4.3.1 总线宽度选择/释放

使用 ACMD6 来选择/释放总线宽度（4Bit 总线宽度）操作模式。在上电后或者 GO_IDLE（CMD0），默认总线宽度是 1Bit。

锁状态的卡认为 ACMD6 是非法命令。

4.3.2 2 GByte 卡

对于 2GB 的卡，最大块大小（READ_BL_LEN=WRITE_BL_LEN）应该设成 1024 个字节。然而，块大小应该设置成 512Byte，以和块大小为 512Byte 的卡保持一致（小于等于 2GByte 的卡）。

4.3.3 数据读

没有数据传输时，Dat 总线信号线被上拉电阻拉成高电平。一个传输块包含了开始 Bit（1 或者 4Bit 低电平），跟着一个连续的数据流。数据流包含有效负荷数据（如果一个 Off-Card ECC 使用，还包括错误校准 Bit）。数据传输用结束 Bit 来结束（1 或者 4 Bit 高电平）（看图 4-28 到 4-30）。数据传输是同步于时钟信号的。传输块的有效负载受 1 或者 4Bit CRC 校验和保护（见章节 3.6）。

下电可能中断读操作。SD 记忆卡确保，除了 Host 发起的写或者擦除操作，在所有场合下数据不会被破坏，即使在突然下电或者移除事件时。

如果 BLOCK_LEN_ERROR 或者 ADDRESS_ERROR 发生，读命令被拒绝，没有数据传输运行。

● 块读

块读是基于块的数据传输。数据传输的基本单元是一块，块的最大一直是 512Byte。开始和结束地址包含在一个 512 字节边界中的小块（彭宁华注：不足 512 个字节）可以传输。

CMD16 设置块长度能高达 512Byte，而不用管 READ_BL_LEN（彭宁华注：在 CSD 寄存器中，读块最大字节长度）。

CRC 附加在一个块后面，以保证数据传输的完整性。CMD17（Read_Single_Block）发起一个块读操作，完成传输后，卡返回到 The Transfer State。CMD18（Read_Multiple_Block）发起一个多连续块读传输。块将连续传输，直到一个 Stop_Transfer 命令（CMD12）激发。由于串行命令传输，停止命令是延时执行。块数据在停止命令最后一个字节后停止传输。

当用 CMD18 读用户区的最后一块，Host 应该忽略 Out_Of_Range 错误，这个错误即使过程是正

确的，也可能发生。

如果Host使用部分块，块的累积长度不是块对齐，块不对齐是不允许的，卡应该在第一个块不对齐的开始就检测到块不对齐，设置状态寄存器的Address_Error 错误Bit，废弃传输，在Data State 等待停止命令。

表4-4定义了使能部分块访问时，卡的行为。

如果命令的第一块数据是不对齐块（即命令的实际响应上报了Address_Error），那么没有数据传输，卡保持在Transfer State。

CSD value			Current Blocklen ^{*1}	Read CMD Start Address
Max block size READ_BL_LEN	Misalign	Partial		
512Bytes	0 (Disable)	1 (Enable)	1- 512 bytes	Any address is accepted. ^{*2}
1kBytes	0 (Disable)	1 (Enable)	1- 512 bytes	Any address is accepted. ^{*2}
2kBytes	0 (Disable)	1 (Enable)	1- 512 bytes	Any address is accepted. ^{*2}

*1: "Current Blocklen" size is set or changed by CMD16. If value is less than or equal 512 bytes (There are no relations with Misalign and Partial option), it is set with no error.

*2: When the Blocklen size data range crosses 512 bytes block boundary, card outputs the data until the 512 bytes block boundary" and then the data becomes invalid and CRC error also may occur. The card will send "ADDRESS_ERROR" on the next command response. Host should issue CMD12 to recover.

Table 4-4: Read Command Blocklen

4.3.4 数据写

数据写传输格式类似于数据读格式。对于基于块写数据传输，CRC 校验位加载数据块后面。下一个写操作之前，每一个接收到的数据块，卡执行 1 或 4Bit 的 CRC 奇偶校验（见章节 4.5）。通过这种机制，错误地写传输能被阻止。

如果 Block_Len_Error 或者 Address_Error 发生，写命令被拒绝，不会有数据传输运行。

➤ 块写

在块写过程中（CMD24-27,42,56(W)），一个或者多个块数据由 Host 向卡传输，每块数据后面附加 1 或者 4Bit CRC 校验。不管 Write_BL_Len 设置成 1K 或者 2K Bytes，一个支持块写的卡被要求通过 CMD16 命令设置块大小为 512 字节。

表 4-5 定义了部分块访问禁止时（Write_Bl_Rartial=0），卡的行为。

CSD value			Current Blocklen ^{*1}	Write CMD Start Address
Max block size WRITE_BL_LEN	Misalign	Partial		
512Bytes	0 (Disable)	0 (Disable)	512 bytes ^{*2}	n * 512 bytes ^{*3} (n: Integer)
1kBytes	0 (Disable)	0 (Disable)	512 bytes ^{*2}	n * 512 bytes ^{*3} (n: Integer)
2kBytes	0 (Disable)	0 (Disable)	512 bytes ^{*2}	n * 512 bytes ^{*3} (n: Integer)

*1: "Current Blocklen" size is set or changed by CMD16. If value is less than 512 bytes (there are no relations with Misalign and Partial option), it is set with no error. And then "Current Blocklen" size is tested when write command execution.

*2: If the current Blocklen is other than this value, the card indicates "BLOCK_LEN_ERROR" on the Write command response.

*3: If start address is other than this value, the card will send "ADDRESS_ERROR" on the Write command response.

Table 4-5: Write Command Blocklen

如果Write_Bl_Rartial被允许（=1），那么小块，达到一个字节的分辨率，也能使用。如果CRC失败，卡将在Dat信号线上指示（见下面）；传输数据将被废弃，不会写入，所有后续传输块（在多块写模式）将被忽略。

为提高写操作速度，应该使用多块写命令，而不是用连续的单块写命令。

如果Host使用部分块写，其累加的长度不是块对齐，而块不对齐是不允许的（CSD寄存器参数Write_BLK_Misalign没有设置成‘1’），卡应该检测到块不对齐错误，在第一个不对齐块开始废

弃编程。卡应该设置状态寄存器的**Address_Error**错误位，并且忽略所有后续的数据传输，在**Receive_data_state**状态等待停止命令。

注意，如果写命令的第一块数据是不对齐（即写命令的响应上报了**Address_Error**），卡保持在**Transfer State**，不会有数据编程。

如果 Host 企图向写保护区写数据，这个写操作将被废弃。在这种场合，卡应该设置 **WP_Violation** 位。

编程 CSD 寄存器并不要求事先设置块大小。传输数据仍然受 CRC 校验保护。如果部分 CSD 寄存器是存储在 ROM 中，那么不可变部分应该和接受 Buffer 的对应部分相一致。如果匹配失败，那么卡将上报一个错误，任何寄存器的内容不会变化。

有些卡要求长且不可预知的时间来写一块数据。在接受一块数据和完成 CRC 检验确认后，卡开始写，如果写 Buffer 满了，不能从一个新的写块命令接受新数据，将保持 **Dat0** 为低电平。Host 可以在任何时候，使用 **Send_Status** 命令（**CMD13**）轮询卡的状态。**Ready_For_Data** 状态 Bit 指示是否卡能接受新的数据，或者时候写过程仍然在进行。Host 可以激发 **CMD7**（为了选择不同的卡）来放弃卡，卡将替换进入 **Disconnect State** 状态，释放 **Dat** 信号线，而不会中断写操作。当重新选择卡，如果编程仍然在进行和写 Buffer 不可用，它将 **Dat0** 拉低重新激活 **Busy** 指示。实际上，Host 可以通过交叉页方式处理，给多个卡允许同时写操作。交叉页处理是这么运行的：当其他卡在 **Busy** 状态时，分开地访问各卡。这个过程通过正确的 **CMD** 和 **Dat0~3** 操作来完成的（断开 **Busy** 卡）。

➤ 预先擦除先于多块写操作

设置写块数量给预先擦除命令（**ACMD23**）将使后续的多块写操作相比于是先不运行 **ACMD23** 快的多。Host 使用这个命令来定义多少写块将在下面的写操作发送。如果 Host 在所有数据块发送给卡之前终止写操作（使用停止传输命令），剩下待写的块的内容没定义（可能是被擦除，或者保留老数据）。如果 Host 发送超过 **ACMD23** 定义的块数数据，卡将一块一块擦除卡（就像新数据接受一样）。在多块写操作结束后，**ACMD** 的数据将复位为默认值（=1）。

推荐使用这个命令先于 **CMD25**，有些卡的多块写操作会更快。注意，如果 Host 想使用预先特征，应该先于写命令发送 **ACMD23**。如果不，当其他命令（如安全应用命令）执行时，原先擦除块数可能被自动清除。

➤ 发送写块数

系统使用管道机制来管理数据缓存，有些场合，如果在多块写操作中发生了错误，系统是不能确定那一块是最后写入 Flash 的。卡可以响应 **ACMD22** 命令反馈写好块数量。

4.3.5 擦除

为了提高数据带宽，希望同时擦除很多写块。

这些写块的定义是由 **Erase_WR_Blks_Start**（**CMD32**）和 **Erase_WR_Blks_End**（**CMD33**）来完成。

Host 应该依次执行下面的命令顺序：**Erase_WR_Blks_Start**，**Erase_WR_Blks_End** 和 **Erase**（**CMD38**）。

如果接受的 **Erase**（**CMD38**）和地址设置（**CMD32**，**33**）命令不按顺序，卡应该设置状态寄存器的 **Erase_Seq_Error** 位，并复位整个过程。

如果有不按顺序的命令（除了 **Send_Status**）接收到，卡应该设置状态寄存器的 **Erase_Reset** 状态位，复位这个擦除过程，执行最新的命令。

如果擦除范围包括了写保护段，它们将会留下不擦除，只有非保护段会被擦除。状态寄存器的 **WP_ERASE_SKIP** 位将置位。

地址设置命令的地址域是以字节为单元的写块地址。卡应该忽略比 **Write_BL_Len**（见 CSD 寄存器）大小的所有低 **LSB** 地址。

正如上面所描述块写，卡通过将 **Dat0** 保持为低电平来指示一个正在进行中的擦除。实际上擦除时间可能很长，Host 可以激发 **CMD7** 来不选中卡，或者运行卡断开，正如前面块写段描述那样。

擦除操作后，卡的数据是‘0’还是‘1’取决于卡的供应商。

SCR 寄存器的 Data_Stat_After_Erase (Bit55) 位定义了是‘0’还是‘1’。

4.3.6 写保护管理

如下，SD 记忆卡支持三个写保护模式：

——机械写保护 (Host 负责)

——卡内部写保护 (卡负责)

——密码保护卡锁操作

● 机械写保护开关

一个机械滑动小块在卡的侧边 (参考机械附录部分 1) 给用户用于指示卡在写保护与否。如果小滑块被置在窗口开的位置，这意味着卡在写保护。如果窗口闭合，卡在非写保护状态。

正确，匹配，切换到 Socket 侧将告知 Host，卡在写保护与否。Host 有责任保护卡。于卡的内部电路并不知晓写保护开关的位置。

● 卡内部写保护 (可选)

(彭宁华注：分别通过 CSD 的 Bit 完成永久和临时写保护，和通过 Group 写保护命令组完成 Group 个段写保护)。

卡的数据可以写保护防止擦除或者编程。厂家或者内容提供者通过设置 CSD 寄存器的永久或临时写保护 Bit 来给整个卡永久地写保护。对于通过设置 CSD 的 WP_GRP_ENABLE 位来支持写保护的卡，可以保护的数据段 (如 CSD 定义，WP_GRP_SIZE 段为单位)，写保护可以由应用来改变。Set_Write_Port 命令设置寻址写保护组的写保护，Clr_Write_Port 命令清除寻址写保护组的写保护。

Send_Write_Port 命令类似于单块读命令。卡应该发送一个包含 32 写保护位的数据块 (代表 32 个从定义好地址开始的写保护组)，接着是 16 CRC Bits。写保护命令的地址域是以字节为单位的组地址，卡应该忽略所有的比组大小更小的 LSB 地址。

密码卡锁保护在下面章节描述。

注意：SDHC 卡不支持写保护，不会响应写保护命令 (CMD28, CMD29 和 CMD30)。

4.3.7 卡上锁/解锁操作

4.3.7.1 概要

密码写保护特征使 Host 通过提供密码给卡上锁，密码后面将用于解锁。密码和其大小被分别保存在 128-Bit 的 PWD 和 8-Bit 的 PWD_LEN 寄存器中。这些寄存器是 Non-Volatile，所以下电/上电 Cycle 不会擦除它们。

锁住的卡响应 (并执行) “Base” 命令组 (Class 0) 的所有命令，ACMD41, CMD16 和 “锁卡” 命令组。因此，Host 被允许复位，初始化，选择，查询状态，等等，但是不能访问卡上数据。如果密码事先设置 (PWD_LEN 的值不为 0)，卡在上电后，自动锁住。

类似于已经存在的 CSD 寄存器写命令，上锁/解锁命令只有在 Transfer State 状态可用。这意味着它不包括地址参数，卡应该在使用前选中。

卡上锁/解锁命令有一个有结构和总线业务类型的有规格单块写命令。传输数据块包含了命令所有要求的信息 (密码设置模式，PWD 本身，卡上锁/解锁，等等)。表 4-6 描述了命令数据块的结构。注意，兼容 Physical Specification Version 2.00 的 Host 在激发 CMD42 (上锁/解锁命令) 时，应该设置保留位 (Bit7 -4) 为 ‘0’。

Byte #	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	Reserved (shall be set to 0)				ERASE	LOCK_ UNLOCK	CLR_ PWD	SET_ PWD
1	Password data							
2								
...								
PWDS_LEN + 1								

Table 4-6: Lock Card Data Structure

- **Erase:** 1=强行 Erase 操作。在字节 0 的 Bit 3 中设置为 ‘1’（其他所有 Bit 应该设置成 0）。这个命令的其他字节将被卡忽略。
- **Lock/Unlock:** 1=给卡上锁；0=给卡解锁（注意可以和 Set_PWD 一起设置，但不允许和 Clr_PWD 一起设置）。
- **Clr_PWD:** 1=清 PWD。
- **Set_PWD:** 1=设置新的密码给 PWD。
- **PWDS_LEN:** 定义了后面密码的长度（以字节为单位）。在修改密码时，这个域包括了新旧密码的整个长度。密码长度高达 16 个字节。在改变密码时，新旧密码的总长度高达 32 个字节。
- **Password Data:** 在设置新密码时，这里包含了新的密码。在改变密码时，这里包含了旧密码，后面跟着新密码。

数据块大小应该在 Host 发送卡上锁/解锁命令之前定义。块长度应该设得大于或等于上锁/解锁命令的要求的数据结构。在下面的解释中，对于上锁/解锁命令，使用 CMD16 改变块大小不是强制要求的。

既然块长度在 DDR50 模式总是偶数，CMD42 的块长度也应该为偶数大小。如果 CMD16 先于 CMD42 设置块大小，应该总是定义一个偶数长短。

下面段落定义了各种上锁/解锁命令过程：

- **设置密码**
 - 1) 如果事先没有选择卡，选择卡（CMD7）
 - 2) 定义块长度（CMD16），由 8-Bit 的卡上锁/解锁模式，8-Bit 的密码长度（按字节）和新密码字节数来给出。在重设密码时，块大小应该包含新旧密码的长短。
 - 3) 发送卡的上锁/解锁命令，相应数据和 16-Bit CRC 传到数据信号上。数据块应该包含模式（Set_PWD），长度（PWDS_LEN）和密码本身。在密码重设时，长度值（PWDS_LEN）应该包含新旧密码总长度，密码数据区应该包含旧密码（当前使用的），后面跟着新密码。注意，卡应该内部处理计算新密码的长度（PWDS_LEN 减去旧密码长度）
 - 4) 在发送老密码不正确时（大小和内容不同），那么状态寄存器的 Lock_UnLock_Failed 错误位置位，旧密码不会变化。反之，新密码和大小将保存到 PWD 和 PWD_LEN 寄存器中。

注意，密码长度寄存器（PWD_LEN）指示是否当前密码设置。当它等于 0 时，这里没有密码设置。如果 PWD_LEN 值不等于 0，卡将在上电后自锁。通过设置 Lock/Unlock 位（当设置密码时）或者发送其他锁卡命令，在当前上电期，立刻锁卡。

- **复位密码**
 - 1) 如果事先没有选择卡，选择卡（CMD7）
 - 2) 定义块长度（CMD16），由 8-Bit 的卡上锁/解锁模式，8-Bit 的密码长度（按字节）和当前密码字节数来给出。

- 3) 发送卡的上锁/解锁命令，相应数据和 16-Bit CRC 传到数据信号上。数据块应该包含模式 (Clr_PWD)，长度 (PWDS_LEN) 和密码本身。如果寄存器的 PWD 和 PWD_LEN 的内容和发送过来的相匹配，那么 PWD 寄存器的内容清零，PWD_LEN 寄存器设置成 0。如果密码不正确，那么状态寄存器的 Lock_Unlock_Failed 错误位置位。

- 锁卡

- 1) 如果事先没有选择卡，选择卡 (CMD7)
- 2) 定义块长度 (CMD16)，由 8-Bit 的卡上锁/解锁模式，8-Bit 的密码长度 (按字节) 和当前密码字节数来给出。
- 3) 发送卡的上锁/解锁命令，相应数据和 16-Bit CRC 传到数据信号上。数据块应该包含模式 (LOCK)，长度 (PWDS_LEN) 和密码本身。

如果 PWD 的内容和收到密码一致，卡将被 Lock，状态寄存器的卡锁住状态位将置位。如果密码不对，那么状态寄存器的 Lock_Unlock_Failed 错误位将置位。

注意，设置密码和锁卡在同一个过程。此时，Host 应该运行设置密码的所有要求的步骤 (像前面描述一样)，当新的密码命令发出时，包含 Lock 位。

如果密码之前已经设置密码 (PWD_LEN 不为 0)，那么上电后，卡将自动上锁。(彭宁华注：而不需要 LOCK 操作)。

企图给一个上锁的卡上锁，或者给一个没有密码的卡上锁是会失败的，状态寄存器的 Lock_Unlock_Failed 错误位将置位，除非是在一个密码设置或者修改操作上锁 (彭宁华注：设置密码或者修改密码时，可以同时上锁)。

- 解锁

- 如果事先没有选择卡，选择卡 (CMD7)
- 定义块长度 (CMD16)，由 8-Bit 的卡上锁/解锁模式，8-Bit 的密码长度 (按字节) 和当前密码字节数来给出。
- 发送卡的上锁/解锁命令，相应数据和 16-Bit CRC 传到数据信号上。数据块应该包含模式 (UNLOCK)，长度 (PWDS_LEN) 和密码本身。

如果 PWD 的内容和收到密码一致，卡将被 UNLock，状态寄存器的卡锁住状态位将清零。如果密码不对，那么状态寄存器的 Lock_Unlock_Failed 错误位将置位。

注意：解锁只对当前上电期间有效。只要 PWD 没有清，在下一个上电后，卡将自动上锁。解锁的唯一方法是清密码。


企图给一个解锁的卡解锁，状态寄存器的 Lock_Unlock_Failed 错误位将置位，除非是在一个密码设置或者修改操作上锁 (彭宁华注：设置密码或者修改密码时，可以同时解锁)。

4.3.7.2 CMD42 的参数和效果

块长度应该大于或等于 CMD42 结构要求的大小。否则，CMD42 的效果是没定义，卡可能处于不希望的上锁状态。表 4-7 阐述了 CMD42 的行为。CMD42 的参数保留位 (Bit7-4) 不用关心。这里 CMD42 要求密码，假设旧密码和新密码的正确地设置。否则，不管表 4-7，卡上报一个错误。如果密码长度是 0，或者比 128Bit 长，卡上报一个错误。如果在执行 CMD42 时发生了错误，Lock_Unlock_Failed (卡状态的 Bit 24) 将置位，而不会管表 4-7。CMD42 的响应的 Card_Is_Locked (Bit 25) 应该和表 4-7 的当前卡状态一样。在卡状态中的 Card_Is_Locked，0 变成 1 意味着执行 CMD42 后，卡上锁；1 变成 0，则解锁。这个可以在 CMD42 后的 CMD13 命令的响应中看到。Lock_Unlock_Failed (卡状态的 Bit 24) 作为 CMD42 的效果可以在 CMD42 的响应或者其后的 CMD13 的响应中看到。

4.3.7.3.1 上锁卡的强行擦除功能

表 4-8 阐明了强行擦除和写保护的关系。强行擦除不会擦除安全区。在擦除过程，卡应该保持在上锁状态，在擦除了所有用户区完成后，卡变为解锁状态。类似的，卡在擦除过程，保持临时和组写保护，在所有用户区擦除完成后，清写保护。在擦除错误发生的场合，如果错误段的数据被破坏，卡能继续强行擦除。



CMD42 Parameter				PWP	TWP	GWP	Result of the Function	Card Status	
Bit3	Bit2	Bit1	Bit0					Bit25	Bit24
1	0	0	0	Yes	don't care		Error (Note *2 Refer to Table 4-10)	1	1
1	0	0	0	No	Yes		Execute force erase and clear Temporary Write Protect and Group Write Protect. (Note *3 Refer to Table 4-10)	1 to 0	0
1	0	0	0	No	No		Execute force erase.	1 to 0	0

Table 4-8: Force Erase Function to the Locked Card (Relation to the Write Protects)

4.3.7.4 ACMD6 和上锁/解锁状态的关系

当卡上锁时，ACMD6 命令被拒绝，只有当卡处于解锁状态，才能改变卡的数据宽度。表 4-9 示意了 ACMD6 和上锁/解锁状态的关系。

Card State	Bus Mode	Result of the Function
Unlocked	1-bit mode	ACMD6 is accepted
Locked	1-bit mode	ACMD6 is rejected and still in 1-bit mode
Unlocked	4-bit mode	ACMD6 is accepted
Locked	4-bit mode	ACMD6 is rejected and still in 4-bit mode. CMD0 change to 1-bit mode

Table 4-9: Relation between ACMD6 and the Lock/Unlock State

应用注意：

上电后（在 1-Bit 模式），如果卡上锁了，SD 模式的 Host 应该激发 CMD42 在 1-Bit 模式；如果卡在 4-Bit 模式，SD 模式的 Host 应该激发 CMD42 在 4-Bit 模式

4.3.7.5 上锁卡能接受的命令

上锁的卡可接受下列命令，返回的响应设置了 Card_Is_Locked。

- 1) Basic Class (0)
- 2) Lock Card Class (7)
- 3) CMD16
- 4) ACMD41
- 5) ACMD42

包括安全命令的其他所有命令被认为非法命令。

注意：CMD11 (Class 0) 和 CMD40 (Class 7) 是锁卡状态可以接受的新命令。CMD40 保留给

安全规定。

应用注意：

上电后，Host 通过 CMD7 或者 CMD13 的响应中的 Card_Is_Locked 状态位来识别卡处于上锁/解锁状态。

4.3.7.6 上锁/解锁的两种类型

这里有两种支持上锁/解锁的类型卡。Type 1 是早期版本的 SD 卡，Type 2 是 Physical Layer Specification Version 1.10 及更高版本定义的 SD。表 4-10 阐明了这两个版本卡的区别。支持上锁/解锁和版本 1.10 一致的 SD 记忆卡可能是 Type 1 或者 Type 2。支持上锁/解锁和版本 1.10 及更高版本的 SD 是 Type 2。

Notes	Type 1 Card (Earlier Version)	Type 2 Card (New Version)
*1 in Table 4-7	Treat CMD42 Parameter=0011b as 0001b. Treat CMD42 Parameter=0111b as 0101b. Treat CMD42 Parameter=0110b as 0010b. Results of other combinations are Error.	All results are Error
*2 in Table 4-8	Execute force erase and set Permanent Write Protect. If force erase is completed, the CARD_IS_LOCKED is changed from 1 to 0. A priority is given to force erase from Permanent Write Protect.	The result is Error A priority is given to Permanent Write Protect from force erase.
*3 in Table 4-8	Execute force erase but Temporary Write Protect and Group Write Protect are not cleared. It should be cleared by the host.	Execute force erase and clear Temporary Write Protect and Group Write Protect.
*4 in Table 4-7	CMD42 Parameter=0010 and CMD42 Parameter=0110 The result is no error. Card status Bit24 will be 0	The result is Error. Card status Bit24 will be 1

Table 4-10: Version Difference of Lock/Unlock Functions

应用注意：

Host 没有确认两种卡的差别，应该考虑下面要点：

- 1) Host 不应该设置 CMD42 的参数，这个参数会返回表 4-7 列出的错误（For *1）
- 2) 如果永久写保护置位，Host 不应该激发一个强行擦除命令。否则，即使用户记住了密码，Type 1 卡可能不能使用。（For *1）
- 3) 在强行擦除后，如果临时写保护没有清除，Host 应该清除它。（For *1）

4.3.8 内容保护（彭宁华注：主要涉及到一些通用和商业加密等）

内容保护机制详细描述和相关安全 SD 记忆卡命令可以在“安全规格书 部分 3”文档中找到。所有 SD 记忆卡的安全相关的命令应该允许在数据传输模式。

正如 SDMI 规格书定义一样，保存在卡上的数据内容是已经加密了，是透明地 To/Form 卡。每个数据包的关系（例如，歌曲）是保存在非保护记忆区，这里有特定的数据应该保存到一个保护记忆区。对于保护区数据的任何访问（任何读，写或者擦除命令），在卡和接入设备之间执行一个授权过程，或者 LCM（例如 PC 机）或者 PD（便携式设备——例如 SD 播放器）。在授权过程通过后，卡准备好接受，和连接设备间收发数据。在卡处于操作安全模式时（在授权成功后），给卡或者从卡读取的参数和相关数据是加密的。在读/写/擦除操作后，卡自动地脱离其安全模式。

4.3.9 应该规格命令

当卡接受这个命令，导致卡解释紧跟的命令为一个应用规格命令，ACMD。ACMD 提供了命令扩展，和正规命令有相同结构，可以有相同命令编号。它出现在 APP_CMD 命令后，卡识别其为 ACMD。

当一个 ACMD 没有定义，卡认为其是一个正规命令。例如，如果一个卡有定义 ACMD13，但是没有定义 ACMD7，那么，在 APP_CMD 后面的 CMD13 被解释为非正规 CMD13，但是 APP_CMD 后面的 CMD7 被解释为正规 CMD7。为了使用一个 ACMD，Host 应该：

- 1) 当发送 APP_CMD，其响应设置 APP_CMD 位告知 Host，ACMD 现在希望。
- 2) ACMD55 不存在。如果多个 CMD55 连续激发，每个响应的 APP_CMD 位置位。在最后一个 CMD55 后激发的命令将解释为 ACMD。当超过一个 CMD（除了 CMD55）在 CMD55 后面直接激发，第一个命令会解释为 ACMD，下一个命令会解释为正规命令。
- 3) 如果一个定义的 ACMD 命令激发，它是合法的。响应的 APP_CMD 位置位，表明接收到的命令解释为 ACMD。
- 4) 如果一个非定义的 ACMD 命令激发，它是合法的。响应的 APP_CMD 位清零，表明接收到的命令解释为正常命令。
- 5) 如果一个定义或者非定义的 ACMD 命令激发，它是非法的，它被处理成非法命令。在下面的 R1/R6 响应中，非法命令错误上报，Host 应该忽略响应中的 APP_CMD 状态位。下一个命令被处理成正常命令。

Host 不应该使用非定义的 ACMD 命令作为正规命令，即使是规格书定义这个正规命令。

下列命令保留给 SD 记忆卡的属性应用，不应该被 SD 记忆卡厂家使用：

ACMD6，ACMD13，ACMD17-26，ACMD38-49，ACMD51。

在上面的解释，在详细命令描述段定义的命令是定义命令，反之，是非定义命令（章节 4.7.4 或者 7.3.1.3 取决于总线模式）。合法指定定义或者非定义命令在当前状态被接受了，非法值定义或者非定义命令在当前状态没有被接受。

4.3.9.1 通用命令——Gen_CMD（CMD56）

Gen_CMD（CMD56）是供应商定义的可选命令。命令操作在这个规格书中定义。Gen_CMD 的总线交易相同于单块读或者写命令（CMD24 或者 CMD17），中有“Tran_State”可被接受。响应类型是 R1。参数不同来标识数据传输方向（而非地址），数据块不是一个记忆有效负荷数据，而是一个供应商定义的格式和意义。卡应该在发送 CMD56 之前选中（“Tran_State”）。对于 SDSC 卡，数据块大小是 CMD16 定义的 Block_Len。对于 SDHC 卡，数据块大小固定为 512 个字节。

参数的 Bit 0 标识数据传输方向；0 意味着写操作，1 意味着读操作。供应商能定义一个特定格式给参数的 Bit 31-1 和这个命令的数据块内容。然而，这是应该考虑的：卡应该防止接受不希望的格式导致卡冲突。

Host 应该在激发 CMD56 之前确认 CID 寄存器，以便卡支持 CMD56 的格式。

4.3.10 切换功能命令

4.3.10.1 概要

切换功能命令（CMD6）用于切换或者扩展记忆卡的功能。当前，四个功能组定义：

- 1) 访问模式：
选择 SD 总线接口速率模式
- 2) 命令系统：
一个特定功能能够通过一组共享命令扩展和控制（彭宁华注：定义一些保留命令的功能）
- 3) 驱动强度
在 UHS-I 模式，取决于 Host 的外界环境，选择合适的驱动强度（彭宁华注：设置卡的驱动强度）
- 4) 电流限制
卡在 UHS-I 模式，取决于 Host 的供电能力和散热能力，选择最大电流限制
这是在 Physical Layer Specification Version 1.10 引入的。因此，兼容更早的版本规格书的卡不支

持它。在使用 CMD6 之前，Host 应该 Check SCR 寄存器的 “SD_SPEC” 域，去分辨卡兼容什么版本的规格书。也可能通过 CSD 寄存器的 CCC 的 Bit 10 来 Check CMD6 的支持。对于版本 1.10 和更高版本的 SD 卡，强制要求支持 CMD6。

CMD6 是在 “Transfer State” 有效。一旦通过切换命令选择，所有功能只有在下电/上电 Cycle，CMD6（每个功能组的功能 0 的模式 1 操作）或者 CMD0 才返回到默认功能。执行下电/上电 Cycle 或者 CMD0 将导致卡复位进入 “Idle” 状态，所有的功能切换回到默认功能。

CMD6 的响应，SD 卡将发送 R1 类型的响应到 CMD 信号线上，512Bit 的状态到 Dat 信号线上。从 SD 总线传输点看，这是一个标准的单块读操作，这个命令的 TimeOut 值和读命令是一样的。如果状态数据发生了 CRC 错误，Host 应该触发下电/上电 Cycle。

CMD6 功能切换周期在状态数据位结束后的 8 个 Clock。当 CMD6 改变总线行为（例如，访问模式），Host 可以使用新功能（提高/降低时钟频率超过当前最大时钟频率），至少在切换命令事务结束后的 8 个时钟。

给 CMD0 的响应，切换周期在 CMD0 结束位后的 8 个时钟。当 CMD6 已经改变了总线行为（例如访问模式），Host 应该被允许开始初始化过程至少在 CMD0 后的 8 个时钟。




Figure 4-14: Use of Switch Command

CMD6 支持 6 个功能组，每个功能组支持 16 个分支（功能）。在一个给定的功能组中只有一个功能可以选择和激活。每一个功能组的功能 0 是默认功能（兼容规格书 1.01）。

CMD 6 可用于两种模式：

- Mode 0（查询功能）用于查询卡是否支持一个特定功能或功能
- Mode 1（设置功能）用于切换卡的功能

4.3.10.2 Mode 0 操作——查询功能

CMD6 的 Mode 0 用于查询卡支持那些功能，确认卡在选择功能下的最大电流消耗。

参考表 4-30：切换功能命令（Class 10）CMD6 的参数定义。

查询通过设置命令的参数域，如下：

- 设置模式位为 0
- 只选择每个功能组中的一个功能。通过设置功能为 0x0 来选择默认功能。通过从表 4-11

使用相应数值来选择特定功能。选择 0xF 将保持当前功能，此功能是功能组已经选择的。

- 当查询功能准备好了，卡返回请求的功能号，如果忙，卡返回当前的功能号（见表 4-14）。作为查询的响应，切换功能经返回下面三个状态（见表 4-12）
- 每个功能组支持的功能
- 每个功能组的，卡将切换的功能。如果 Host 完成一个有效选择，这个数值等同于提供的参数，如果选择功能无效，这个数值为 0xF。
- 在选择功能下的最大电流消耗。如果一个选择功能出错，返回值为 0。

4.3.10.3 Mode 1 操作——设置功能

CMD6 Mode 1 用于切换卡的功能。

切换一个新功能完成通过以下步骤：

- 设置 Mode Bit 为 1
- 只选择一个功能组的一个功能。选择默认功能通过设置功能为 0x0。除非功能需要改变，推荐定义 0xF（没有影响）给所有选择的功能。选择 0xF 将保持功能组的当前功能。
- 当由于忙，一个功能不能切换，卡返回当前功能号（不返回 0xF），作为设置功能的响应，切换功能将返回下面 3 个状态：
- 每个功能组支持的功能
- 卡切换的功能结果。当一个或者更多功能选择无效，所有的设置数值将被忽略，没有变化（等同于 Host 选择 0xF 给所有的功能组）。一个无效功能选择的响应将为 0xF。
- 在选择功能下的最大电流消耗。如果一个选择功能出错，返回值为 0。

Arg. Slice	[23:20]	[19:16]	[15:12]	[11:8]	[7:4]	[3:0]
Group No.	6	5	4	3	2	1
Function name	reserved	reserved	Current Limit	Driver Strength	Command system	Access mode ^{*1}
0x0	Default ^{*2}		Default ^{*2} 200mA	Default ^{*2} Type B	Default ^{*2}	Default ^{*2} SDR12
0x1	Reserved	Reserved	400mA	Type A	For eC	High-Speed / SDR25
0x2	Reserved	Reserved	600mA	Type C	Reserved	SDR50
0x3	Reserved	Reserved	800mA	Type D	OTP	SDR104
0x4	Reserved	Reserved	Reserved	Reserved	ASSD	DDR50
0x5	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0x6	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0x7	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0x8	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0x9	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0xA	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0xB	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0xC	Reserved	Reserved	Reserved	Reserved	(eSD)	Reserved
0xD	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
0xE	Reserved	Reserved	Reserved	Reserved	Vendor specific	Reserved
0xF	No influence					

Note1: Bus Speed Mode is alias of Access Mode.

Note2: "Default" of Function 0 means that a function of just after the card initialized.

Table 4-11: Available Functions

功能组 1 定义为总线速率模式切换。如果卡初始化为 3.3V 的信号级别，默认速率和高速安排给功能 0 和 1。而功能 2~4（SDR50，SDR104 和 DDR50）的功能支持位设置成 0。如果卡初始化为 1.8V 的信号级别，SDR 和 DDR 安排给功能 0~4。（彭宁华注：信号为 3.3V，那么不支持 SDR50，SDR104 和 DDR50 速率模式；1.8V 时是 SDR 和 DDR 速率模式）

功能组 2 定义了命令系统扩展。CMD34~37，CMD50 和 CMD57 被保留给 SD 命令系统。OTP 和 ASSD 被添加。参考先进安全扩展的部分 A1（McEX），OTP 附录部分 1 和 ASSD 内核规格书部分 3 获取更详细信息。

功能组 3 定义了 UHS-I 模式的驱动强度。这个切换在 1.8V 信号模式有效。参考章节 6.7.1 获取更详细信息。

功能组 4 定义了 UHS-I 模式的电流限制。在功能组 1 中选择了某一 UHS-I 模式，Host 需要选择电流限制。如果默认电流限制被选择，卡可以消耗的最大电流定义在表 3-5。Host 可以使用电流限制取决于散热方法和高电流连接器。

4.3.10.4 切换功能状态

切换功能状态是返回数据块，它包括了功能和电流功耗信息。块长度预定义为 512 个字节。不需要使用 Set_Blk_Len 命令。表 4-12 描述了状态的数据结构。

响应的状态位包括了功能组的信息。最大电流功耗只用给通过这个命令加载的新功能。在这种场合，当所有卡功能设置成默认状态，CSD 寄存器中的 Vdd_R_Curr_Min，Vdd_W_Curr_Min，Vdd_R_Curr_Max 和 Vdd_W_Curr_Max 提供电流功耗。能够用于兼容规格书 1.01 的 Host。

Bits	Description	Width
511:496	Maximum current consumption (0>Error, 1:1mA, 2:2mA... , 65,535:65,535mA) under the function shown with [399:376] bits. The voltage to calculate current consumption is defined by ACMD41 (SD memory card) or CMD5 (SD I/O card). Maximum current consumption indicates the total card current (memory portion) if the functions are switched. The host should check the maximum current consumption and verify that it can supply the necessary current before mode 1 operation. Maximum current consumption is average over 1second.	16
495:480	Function group 6, information. If a bit i is set, function i is supported	16
479:464	Function group 5, information. If a bit i is set, function i is supported	16
463:448	Function group 4, information. If a bit i is set, function i is supported	16
447:432	Function group 3, information. If a bit i is set, function i is supported	16
431:416	Function group 2, information. If a bit i is set, function i is supported	16
415:400	Function group 1, information. If a bit i is set, function i is supported	16
399:396	mode 0 - The function which can be switched in function group 6. mode 1 - The function which is result of the switch command, in function group 6. 0xF shows function set error with the argument.	4
395:392	mode 0 - The function which can be switched in function group 5. mode 1 - The function which is result of the switch command, in function group 5. 0xF shows function set error with the argument.	4
391:388	mode 0 - The function which can be switched in function group 4. mode 1 - The function which is result of the switch command, in function group 4. 0xF shows function set error with the argument.	4
387:384	mode 0 - The function which can be switched in function group 3. mode 1 - The function which is result of the switch command, in function group 3. 0xF shows function set error with the argument.	4
383:380	mode 0 - The function which can be switched in function group 2. mode 1 - The function which is result of the switch command, in function group 2. 0xF shows function set error with the argument.	4
379:376	mode 0 - The function which can be switched in function group 1. mode 1 - The function which is result of the switch command, in function group 1. 0xF shows function set error with the argument.	4

Bits	Description	Width
375:368	Data Structure Version 00h – bits 511:376 are defined 01h – bits 511:272 are defined 02h-FFh – reserved	8
367:352	Busy Status of functions in group 6. If bit [i] is set, function [i] is busy. This field can be read in mode 0 and mode 1	16
351:336	Busy Status of functions in group 5. If bit [i] is set, function [i] is busy. This field can be read in mode 0 and mode 1	16
335:320	Busy Status of functions in group 4. If bit [i] is set, function [i] is busy. This field can be read in mode 0 and mode 1	16
319:304	Busy Status of functions in group 3. If bit [i] is set, function [i] is busy. This field can be read in mode 0 and mode 1	16
303:288	Busy Status of functions in group 2. If bit [i] is set, function [i] is busy. This field can be read in mode 0 and mode 1	16
287:272	Busy Status of functions in group 1. If bit [i] is set, function [i] is busy. This field can be read in mode 0 and mode 1	16
271:0	Reserved (All '0')	272

Table 4-12: Status Data Structure

4.3.10.4.1 功能的 Busy 状态指示

每个 Bit[367-272]指示对应功能的 Busy 状态；0 表示 Ready，1 表示 Busy。当状态位为 Busy 时，

Host 不应该改变对应功能。切换命令 Mode 1 只能应用于准备好的功能。

如果在 Mode 1 操作中功能切换失败，在响应中返回当前功能号。Mode 1 功能可能影响一个功能的行为。由于 Mode 0 不会影响功能的行为，它应该用于 Check 功能的 Busy 状态位，对于功能组 2 如下定义：

Function Group 2															
303	302	301	300	299	298	297	296	295	294	293	292	291	290	289	288
0	VS	0	0	0	0	0	0	0	0	0	ASSD	0	0	eC	0

Note: 0: Ready 1: Busy

Figure 4-15: Busy Status of 'Command System'

4.3.10.4.2 数据结构版本

数据结构版本表明切换功能状态的有效 Bit 区。卡设置成 00h 或者 01h。当此域设置成 01h 时，Busy 状态指示有效。

Data Structure Version	Fields of Status Data Structure
00h	511:376 are defined
01h	511:272 are defined
02h-FFh	Reserved

Table 4-13: Data Structure Version

4.3.10.4.3 切换命令功能表

表 4-14 ， 表 4-15 和表 4-16 示意可能的功能切换组合。

“Argument” 指定定义在切换命令的参数中 4-Bit 代码（Bit 23-0）。“Busy Status” 指如下定义的功能忙。“Status Code” 指在状态数据结构中 4-Bit 代码，Bit399-376（彭宁华注：每一个功能组 4Bit，2 的 4 次方=16 个（功能），4×6（功能组）=24Bit）

Argument	Busy Status	Status Code	Comment
0	Don't Care	0	Default function can always be switched.
Supported function	Ready	=Arg.	Status indicates the same function number as specified in the argument, which means successful function change.
	Busy	Current Selected	Switch function is canceled and status indicates current selected function.
Not Supported function	Don't Care	Fh	If one of the function groups indicates an error code (Fh), switch requests to all switch functions are canceled and the rest of the data in the Status Data Structure should be ignored.
Fh	Don't Care	Current Selected	Status indicates current selected function

Table 4-15: Status Code of Mode 1 to Supported Function Group

Argument	Busy Status	Status Code	Comment
0	Don't Care	0	Status always indicates 0.
Eh-1h	Don't Care	Fh	Status always indicates Fh.
Fh	Don't Care	0	Status always indicates 0.

Table 4-16: Status Code of Mode 0 and 1 to Unsupported Function Group

4.3.10.5 CMD6 数据和其他命令间关系

在 CMD6 事务中，卡可以接受只用 CMD 信号线的命令（CMD12，CMD13 等），但是它的响应和结果是不定义的。

应用注意：
建议 Host 在一个 CMD6 事务中不要激发任何命令。如果 Host 不能取得 CMD6 有效的数据。
建议激发 CMD0 和重新初始化。

● CMD6 数据和 CMD12 间的关系

场合 1：不完整场合（卡没有输出所有数据）

此场合，Host 在 CMD6 的 CRC Bit 15 之前发送 CMD12 的结束位，CMD6 被 CMD12 停止，卡应该终止 CMD6 的数据传输。卡的行为不保证，唯一从不定义状态恢复方法是激发 CMD0 来重新初始化。在数据信号线上，Host 的 CMD12 命令的结束位（CMD 信号上），紧跟有一个多 data Bit 和一个结束位。




Figure 4-16: CMD12 during CMD6; Case 1

场合 2：完整场合（卡输出所有数据）

卡应该完成 CMD6 的执行，命令的行为是保证的。除了图 4-17，完整场合包括 CMD12 的后面时序。Host 命令的结束位（CMD 信号上）紧跟着数据线上的结束位。




Figure 4-17: CMD12 during CMD6; Case 2

应用注意：
建议 Host 在 CMD6 事务中不要激发 CMD12。

4.3.10.6 切换功能流程示例

图 4-18（a）到（c）示意了三个切换功能过程的可能场合。取决于功能的 Busy 状态，功能改变异步于 CMD6 的顺序。Host 需要复制这三个场合。




Figure 4-18: Example of Switch Function flow

在切换功能之前，Host 应该激发 CMD6 (Mode 0) 取得 Busy 状态和电流消耗。如果电流消耗不接受，Host 应该其他一致功能去满足 Host 的电流限制。如果 Busy 状态为是 Ready（彭宁华注：原文档写成 Read），Host 应该激发 CMD6 (Mode 1) 去切换功能，如图 4-18 (a) 和 (c) 描述。如果是 Busy 状态位是 Busy，Host 不应该激发 CMD6 (Mode 1)，如图 4-18 (b)。图 4-18 (c) 示意场合，由于在 Host 接收到的 Mode 0 操作的 Ready 状态后，Busy 状态位变化，导致 CMD6 (Mode 1) 取消。图 4-19 示意切换功能的时序流程。




Figure 4-19: Switching Function Flow

应用注意:

推荐 Host 按照示意图流程切换功能。

4.3.10.7 查询示例

Card Condition

Support function = command system: For eC (0x1), access mode: High-Speed (0x1)

Current function = command system: For eC (0x1), access mode: Default (0x0)

Switch example: command system: For eC => Default, access mode: Default => High-Speed

Case (1) - Check function with no error

CMD6 argument = '0000 0000 1111 1111 1111 0000 0001'

Read Data = [511:496] = '0000 0000 0100 0000' (=64mA)

[495:400] = '1000 0000 0000 0001' & '1000 0000 0000 0001' & '1000 0000 0000 0001' &


'1000 0000 0000 0001' & '1000 0000 0000 0011' & '1000 0000 0000 0011'

[399:376] = '0000 0000 0000 0000 0000 0001'

[375:368] = Data Structure Version

[367:272] = Busy Status of functions in group 1-6

[271:0] = Reserved (All '0')



Case (2) - Check function with error

CMD6 argument = '0000 0000 1111 1000 1111 0010 0000 0001'

Read Data = [511:496] = '0000 0000 0000 0000' (means error)

[495:400] = '1000 0000 0000 0001' & '1000 0000 0000 0001' & '1000 0000 0000 0001' &

'1000 0000 0000 0001' & '1000 0000 0000 0011' & '1000 0000 0000 0011'

[399:376] = '0000 1111 0000 1111 0000 0001'

[375:368] = Data Structure Version

[367:272] = Busy Status of functions in group 1-6

[271:0] = Reserved (All '0')

Error

4.3.10.8 设置示例

Card Condition

Support function = command system: For eC (0x1), access mode: High-Speed (0x1)
Current function = command system: For eC (0x1), access mode: Default (0x0)
Switch example: command system: For eC => Default, access mode: Default => High-Speed

Case (3) - Switch function with no error

CMD6 argument = '1000 0000 1111 1111 1111 1111 0000 0001'


Read Data = [511:496] = '0000 0000 0100 0000' (=64mA)

[495:400] = '1000 0000 0000 0001' & '1000 0000 0000 0001' & '1000 0000 0000 0001' &
'1000 0000 0000 0001' & '1000 0000 0000 0011' & '1000 0000 0000 0011'
[399:376] = '0000 0000 0000 0000 0000 0001'

[375:368] = Data Structure Version

[367:272] = Busy Status of functions in group 1-6

[271:0] = Reserved (All '0')



Case (4) - Switch function with error

CMD6 argument = '1000 0000 1111 1000 1111 0010 0000 0001'

Read Data = [511:496] = '0000 0000 0000 0000' (means error)

[495:400] = '1000 0000 0000 0001' & '1000 0000 0000 0001' & '1000 0000 0000 0001' &
'1000 0000 0000 0001' & '1000 0000 0000 0011' & '1000 0000 0000 0011'
[399:376] = '0000 1111 0000 1111 0001 0000'

[375:368] = Data Structure Version

[367:272] = Busy Status of functions in group 1-6

[271:0] = Reserved (All '0')

Error

4.3.11 高速模式（25MB/S 接口速率）

虽然 Rev1.01 的 SD 卡支持高达 12.5MB/S 的接口速率。因为 Memory 大小在不断变大，为了提高 Host 的性能需求，25MB/S 的速率是需要的。

为了达到 25MB/S 接口速率，时钟速率提高到 50MHz，CLK/CMD/DAT 时序和电路环境要重新考虑，从 The Physical Layer Specification Version 1.01 变化过来。

上电后，SD 记忆卡在默认速率模式，使用切换功能命令（CMD6），Version 1.10 和更高版本的 SD 记忆卡能够设置成高速模式。高速功能是访问模式组的一个功能（见 表 4-11）。支持高速模式是可选的。

在每个卡有不同的时序模式的场合，不可能控制 2 个以上的卡，为了满足苛刻的时序，所以 Host 应该只驱动一个卡。Host 和卡之间的 CLK/CMD/DAT 信号应该 1 对 1 连接。（彭宁华注：所以 SD 接口虽然支持同时连接多个卡，但实际使用由于速率问题，都是 1 对 1 连接的）

4.3.12 命令系统

CMD34-37, CMD50 和 CMD57 是保留给 SD 命令系统通过切换命令扩展。命令系统功能组的不同功能间切换将改变这些命令的解释和相关的总线事务（例如，无数据传输命令，单块读，多块读等等），支持命令系统是可选的。

- 当标准命令组被选择（默认功能 0x0），这些命令将不被卡识别，被认为非法命令（这些定义在 The Physical Layer Specification Version 1.01）
- 当供应商定义被选择（功能 0xE），这些命令的行为由供应商定义。它们没有被这个标准定义，可能对不同卡供应商不同
- 当移动 e-商务被选择（功能 0x1），这些命令的行为由 SD 规格书的部分 A1 管理：商业扩展规格

当这些扩展使用，对命令组功能设置要正确选择要特别小心，否则，Host 命令可能解释不正确。所有其他 SD 卡的命令（没有保留给切换命令）总是可用的，不管当前选择的命令组，将按照

这个文档定义执行。

4.3.13 发送接口条件命令（CMD8）

CMD8（发送接口条件命令）是定义给初始化兼容 The Physical Layer Specification Version 2.00 的 SD 卡。CMD8 在卡处于 Idle 状态时有效。这个命令有两个功能：

- 确认电压
确认卡是否能在 Host 提供的电压下工作
- 使能已经存在命令和响应的扩展
激发 CMD8 使能一些已经存在的命令的新功能扩展，扩展是通过重新定义之前保留 Bit。

ACMD41 被扩展以支持 SDHC 卡的初始化。

表 4-17 示意了 CMD8 的格式

Bit position	47	46	[45:40]	[39:20]	[19:16]	[15:8]	[7:1]	0
Width (bits)	1	1	6	20	4	8	7	1
Value	'0'	'1'	'001000'	'00000h'	x	x	x	'1'
Description	Start bit	Transmission bit	Command index	Reserved bits	Voltage supplied (VHS)	Check pattern	CRC7	End bit

Voltage Supplied	Value Definition
0000b	Not Defined
0001b	2.7-3.6V
0010b	Reserved for Low Voltage Range
0100b	Reserved
1000b	Reserved
Others	Not Defined

Table 4-17: Format of CMD8

当卡在 Idle 状态，Host 应该在 ACMD41 之前激发 CMD8。在参数中，‘Voltage Supplied’ 设置成 Host 的供电电压，‘Check pattern’ 设置成任何 8-Bit 方案。

卡确认其在 Host 的供电下是否能运行。接受了这个供电电压的卡返回 R7 类型响应。在响应中，卡返回参数中设置的电压范围和确认方案。如果卡不支持 Host 供电电压，卡应该不反馈响应，保持在 Idle 状态。表 4-18 示意了卡的 CMD8 操作。

应用注意：
推荐使用 ‘10101010b’ 作为 ‘Check pattern’

Command Argument Check					Response of Card ¹					
Index	Reserved	VHS	Pattern	CRC	Index	Ver	Reserved	VCA	Pattern	CRC
Don't Care	Don't Care	Don't Care	Don't Care	Error	No Response (CRC Error Indication in the following command)					
Not 8	Don't Care	Don't Care	Don't Care	Correct	Depends on command index					
=8	Don't Care	Mismatch ²	Don't Care	Correct	No Response					
=8	Don't Care	Match ²	Don't Care	Correct	8	Ver=0	0	Echo Back	Echo Back	Calculate

1): Response indicates the actual response the card returns. (It does not include errors during response transfer.)

2): Match means AND of the following conditions a) and b). Mismatch is other cases.

a) Only one bit is set to 1 in VHS.

b) The card supports the host supply voltage.

Table 4-18: Card Operation for CMD8 in SD Mode

4.3.14 命令因卡容量类型而功能性不同

ACMD41 的响应中的 CCS 定义了卡的容量类型：CCS=0 是 SDSC 卡，CCS=1 是 SDHC 或者 SDXC 卡。

Memory 访问命令包括：块读命令（CMD17，CMD18），块写命令（CMD24，CMD25）和块擦除命令（CMD32，CMD33）。

下面是 SDSC，SDHC 和 SDXC 间的 memory 访问命令的功能性不同：


- 命令参数
SDHC 和 SDXC 使用 Memory 访问命令参数的 32-Bit 作为块地址格式。不管 CMD16，块长度固定为 512 个字节。
例如：
a) 参数 0001h，在 SDSC 中是字节地址 0001h，在 SDHC 和 SDXC 是 0001h 块
b) 参数 0200h，在 SDSC 中是字节地址 0200h，在 SDHC 和 SDXC 是 0200h 块
- 部分访问和不对齐访问
因为块地址的使用，SDHC 和 SDXC 禁止部分访问和不对齐访问（穿越物理块边界）。访问只有基于块地址才能承认。
- 设置块长度
SDHC 和 SDXC 使用 512 字节固定块长度给 Memory 访问命令，而不管 CMD16 的块长度命令设置的长度。设置块长度不会影响 Memory 访问命令。CMD42（上锁/解锁命令）不规划到 Memory 访问命令中。数据块大小应该用 CMD16 定义，块长度能高达 512 个字节。不管卡容量，设置块长度超过 512 个字节将设置 Block_Len_Error。
- 写保护组
SDHC 和 SDXC 不知写保护组。激发 CMD28、CMD29 和 CMD30 产生非法命令错误。

4.4 时钟控制

SD 卡的时钟信号可以被 Host 用于 Change 卡进入节能模式或者控制总线上的数据流（避免 Under-Run 或 Over-Run 情况）。Host 允许降低时钟频率或者关闭时钟。例如，当 512 字节 Buffer 的卡想要传输数据给 1K 字节写块的卡。从卡来看，为了保持一个连续的数据传输，卡应该在第一个 512 字节后停止。接着，Host 使用另外 512 字节填充它的内部 Buffer。在 Host 准备好第二个 512 字节，通过重新开始提供时钟，继续数据传输给卡。在这种方式下，卡不知道数据传输的任何中断。

这里有一些限制，Host 应该考虑：

- 总线频率可以在任何时间改变（限制在最大数据传输频率，验证的频率定义在这个规格书文档中）
- 上面对于 ACMD41 是除外。在激发命令 ACMD41 后，Host 应该做下面 1) 或者 2)，直到卡 Ready。
 - 1) 激发在 100KHz~400KHz 时钟范围的连续的时钟。
 - 2) 如果 Host 想停止时钟，在至少 50ms 间隔用 ACMD41 去轮询 Busy 位（彭宁华注：是否上电）



- 卡输出数据或者响应，时钟应该运行是一个明显要求。在最后 SF 卡总线业务后，在关闭时钟前，Host 要求提供 8 个时钟周期给卡去完成操作。下面是不同总线业务的一个清单：
 - 1) 没有响应的命令，Host 命令的结束位后 8 个时钟
 - 2) 有响应的命令，卡响应的结束位后 8 个时钟
 - 3) 一个读业务，最后数据块结束位后 8 个时钟
 - 4) 一个写业务，CRC 状态后 8 个时钟
- Host 可以关闭一个 ‘Busy’ 卡的时钟。卡将完成编程，而不管 Host 的时钟。然而，Host 应该提供时钟沿给卡去关掉 Busy 信号。没有时钟沿，卡（除非通过不选择命令 CMD7 断开）将强制驱动 Dat 信号线永久性地为低电平。

4.5 循环冗余码（CRC）

CRC 用于保护 SD 的命令，响应和数据传输，防止 SD 总线上的传输错误。在 CMD 信号线上，每个命令生成 CRC，给每个响应确认。对于数据块，每一个传输块生成一个 CRC。CRC 的生产和确认如下描述。

- CRC7

CRC7 用于给所有的命令和除了 R3 类型的所有的响应，给 CSD 和 CID 寄存器。CRC7 是一个 7Bit 值，计算如下：

$$\begin{aligned} \text{Generator polynomial: } G(x) &= x^7 + x^3 + 1. \\ M(x) &= (\text{first bit}) * x^n + (\text{second bit}) * x^{n-1} + \dots + (\text{last bit}) * x^0 \\ \text{CRC}[6...0] &= \text{Remainder} [(M(x) * x^7)/G(x)] \end{aligned}$$

第一个 Bit 是相应字符串（命令，响应，CID 或者 CSD）的最左边 Bit。多项式的 Degree n 是 CRC 保护 Bit 数，依次减一。对于命令，保护 Bit 数是 40，响应是 39，CSD 是 120 和 CID 是 119。

4.6 错误条件

4.6.1 CRC 和非法命令

所有的命令通过 CRC Bit 来保护。如果寻址的卡 CRC 校验失败，卡不会响应，命令不会执行。卡不会改变其状态，状态寄存器的 Com_Crc_Error 位置位。

类似的，如果一个非法命令接受，卡应该不改变状态，不会响应，将设置状态寄存器的非法命令错误位。没有错误的状态分支示意在状态图中（见图 4-1 和图 4-13）。

表 4-31 包括了一个完整状态转换描述。

这里有几种不同的非法命令：

- 命令属于分类，但是不被卡支持（例如，只读卡的写命令）
- 当前状态命令不允许（例如，在传输状态的 CMD2）
- 命令没有定义（例如，CMD5）

4.6.2 读，写，擦除超时条件

卡应该在一个定义的时间内完成一个命令，或者放弃，返回一个错误信息。如果 Host 在给定的 TimeOut 时间内没有获得任何响应，应该认为卡将不会响应，应尝试恢复（例如，复位卡，下电/上电 Cycle，等）。

4.6.2.1 读

对于 SDSC 卡，读操作超时条件发生时间或者是 100 倍的典型操作时间（下面给出），或者是 100ms（选择两者更低的）。读访问时间定义为两个时间的和，这两个时间在 CSD 寄存器 Taac 和 NSAC 参数给出（见章节 5.3）。在单块读操作，这些卡参数定义为读命令结束位到数据块开始位的典型延时。在多块读操作时，这些卡参数定义为数据块结束位到下一块数据开始位之间的典型延时。

对于 SDHC 和 SDXC，Taac 和 NSAC 参数是固定值。Host 应该使用 100ms 超时（最小）给单块读，多块读使用 Taac 和 NSAC。

4.6.2.2 写

对于 SDSC 卡，写操作超时条件发生时间（独立于卡）或者是 100 倍的典型编程操作时间（下面给出），或者是 250ms（选择两者更低的）。CSD 寄存器的 R2W_Factor 域用于计算典型块编程时间，时间等于读访问时间乘于这个因子。它应用于所有写命令（例如，Set (Clr) _Write_Protect，Program_CSD 和块写命令）。SDHC 和 SDXC 卡的 R2W_Factor 是固定值。

对于 SDHC 卡，所有的写操作的最大 Busy 时间定义为 250ms。

对于 SDXC 卡，在写操作不超过 250ms 时，卡应该维持 Busy 指示，如果卡不可能用 250ms Busy 维护写操作，在下面场景，包括单和多块写操作，卡可能指示 Busy 到达 500ms。

- a) 包括单和多块写，任何写操作的最后一个 Busy 长达 500ms
- b) 当多块写操作被 CMD12 停止，CMD12 的响应 Busy 长达 500ms
- c) 当多块写操作被 CMD23 停止，最后数据块的 Busy 长达 500ms
- d) 除了下面场合，多块写之间块间隔 Busy 指示长达 250ms。这个场合是，当卡执行连续两块写（ 2×512 个字节），它跨越了物理块边界，每块后的 Busy 指示可达 500ms。

不管上述定义，一个由 CMD20 定义的速率类写模式应该保持写 Busy 长达 250ms，直到速度类结束。

在多块写操作，这里有两类 busy。

- 1) 块间隙写 Busy（没有 CMD12）最大是 250ms
- 2) CMD12 后的写 Busy 最大是 250ms（SDXC 是 500ms）

如果在一个多块写操作 Busy 期间，CMD12 激发了，Host 的超时计时器应该复位，从 CMD12 的响应开始测量 250ms（SDXC 是 500ms）的超时周期。

应用注意：

Host 除了使用用 R2W_Factor 参数计算得的超时外，应该给写操作使用固定超时。

强烈推荐，即使卡标识了 250ms 最大 Busy 时间长度，Host 采用超过 500ms 的超时。

既然卡支持速率等级，任何多块写操作可以标识一个 Busy 周期长达 250ms。一个分配单元的 Busy 周期总和由速率等级限制。

4.6.2.3 擦除

如果卡在 SD 状态中支持擦除超时计算参数，Host 应该使用它去决定擦除超时（见章节 4.10.2）。如果卡不支持这些参数，擦除超时可以用块写延时来估算。

一个擦除命令的时间可以用要擦除的写块数量乘以 250ms 来估算。

4.7 命令

4.7.1 命令类型

根据有无响应和 Dat 有无数据传输，这里定义了 4 类命令来控制 SD 卡：

- 广播命令（bc），没有响应——只有所有卡的 CMD 信号在 Host 处连接在一起。如果 CMD 信号是分开的，那么每个卡将依次分开地接受广播命令。
- 带响应的广播命令（bcr）
所有卡同时响应——既然 SD 卡不是 OD 模式，这种类型命令应该值用于所有 CMD 信号线分开场合，各卡分开地接受和响应命令。
- 寻址（点对点）命令（ac）
没有数据在 Dat 上传输
- 寻址（点对点）数据传输命令（adtc）
数据在 Dat 上传输

所有的命令和响应都是通过 SD 卡的 CMD 信号线传输。命令传输总是从命令编码字的 Bit 串的左 Bit 开始。

4.7.2 命令格式

所有的命令有固定 48Bit 编码长度，需要传输时间 1.92us@25MHz 和 0.96us@50MHz。

Bit position	47	46	[45:40]	[39:8]	[7:1]	0
Width (bits)	1	1	6	32	7	1
Value	'0'	'1'	x	x	x	'1'
Description	Start bit	Transmission bit	Command index	Argument	CRC7	End bit

Table 4-19: Command Format

一个命令总是开始于起始位（总为 0），跟随用于指示传输方向的 Bit（Host=1）。下面 6Bit 是命令索引，这个值被解释为一个二进制编码数字（在 0 到 63）。一些命令需要一个参数（例如，地址），它由 32Bit 编码。上表中的‘X’值表示这个变量值取决于命令。左右命令用一个 CRC 保护（见章节 4.5，CRC7 的定义）。每个命令编码字由一个结束位终止（总为 1）。所有的命令和参数罗列在表 4-21 ~ 表 4-30。

4.7.3 命令类别

SD 卡的命令系统分成几个类别（见，表 4-20）。

每个类别支持一组卡功能。

表 4-20 决定卡的 CCC 设置。一个对应于命令号的 CCC Bit 设置成 1。CCC 的一个包括强制命令的类别总是设置成 1。特殊功能的卡可能需要支持一些可选命令。例如，Combo 卡应该支持 CMD5。

Class 0, 2, 4, 5 和 8 是强制的, 应该被所有的卡支持。对于 SDHC 和 SDXC 卡, Class 7 除了 CMD40 外是强制的。其他类别是可选的。支持卡命令类别 (CCC) 作为参数编在 SCD 寄存器中, 以提供给 Host 如果访问卡的信息。

Card Command Class (CCC)		0	1	2	3	4	5	6	7	8	9	10	11
Supported commands	class description	basic	reser ved	block read	reser ved	block write	erase	write pro-tection	lock card	appli-cation specific	I/O mode	switch	reser ved
CMD0	Mandatory	+											
CMD2	Mandatory	+											
CMD3	Mandatory	+											
CMD4	Mandatory	+											
CMD5	Optional										+		
CMD6 ²	Mandatory											+	
CMD7	Mandatory	+											
CMD8 ³	Mandatory	+											
CMD9	Mandatory	+											
CMD10	Mandatory	+											
CMD11 ⁵	Optional	+											
CMD12	Mandatory	+											
CMD13	Mandatory	+											
CMD15	Mandatory	+											
CMD16	Mandatory			+		+			+				
CMD17	Mandatory			+									
CMD18	Mandatory			+									
CMD19 ⁵	Optional			+									
CMD20 ⁶	Optional			+		+							
CMD23 ⁷	Optional			+		+							
CMD24 ¹	Mandatory					+							
CMD25 ¹	Mandatory					+							
CMD27 ¹	Mandatory					+							
CMD28	Optional							+					
CMD29	Optional							+					
CMD30	Optional							+					
CMD32 ¹	Mandatory						+						
CMD33 ¹	Mandatory						+						
CMD34-37 ²	Optional											+	
CMD38 ¹	Mandatory						+						
CMD40	Optional								+				
CMD42 ⁴	(Note 4)								+				
CMD50 ²	Optional											+	
CMD52	Optional										+		
CMD53	Optional										+		
CMD55	Mandatory									+			

Card Command Class (CCC)		0	1	2	3	4	5	6	7	8	9	10	11
Supported commands	class description	basic	reserved	block read	reserved	block write	erase	write protection	lock card	application specific	I/O mode	switch	reserved
CMD56	Mandatory									+			
CMD57 ²	Optional											+	
ACMD6	Mandatory									+			
ACMD13	Mandatory									+			
ACMD22 ¹	Mandatory									+			
ACMD23 ¹	Mandatory									+			
ACMD41	Mandatory									+			
ACMD42	Mandatory									+			
ACMD51	Mandatory									+			

Note (1): The commands related write and erase are mandatory only for the Writable types of Cards.

Note (2): This command was defined in version 1.10

Note (3): This command is newly defined in version 2.00

Note (4): This command is optional in Version 1.01 and 1.10 and mandatory from Version 2.00

Note (5): Mandatory for UHS-I supported Card

Note (6): SDSC is not supported. Optional for SDHC and Mandatory for SDXC.

Note (7): SDSC is not supported. Mandatory for UHS104 card.

Table 4-20: Card Command Classes (CCCs) in SD Mode

4.7.4 详细的命令描述

下面的表详细地描述了所有的 SD 卡命令。R1-R3, R6 类型的响应定义在章节 4.9。CID, CSD 和 DSR 寄存器描述在章节 5。卡应该忽略参数中的填充 Bit 和保留 Bit。

CMD INDEX	type	argument	resp	abbreviation	command description
CMD0	bc	[31:0] stuff bits	-	GO_IDLE_STATE	Resets all cards to idle state
CMD1	reserved				
CMD2	bcr	[31:0] stuff bits	R2	ALL_SEND_CID	Asks any card to send the CID numbers on the CMD line (any card that is connected to the host will respond)
CMD3	bcr	[31:0] stuff bits	R6	SEND_RELATIVE_ADDR	Ask the card to publish a new relative address (RCA)
CMD4	bc	[31:16] DSR [15:0] stuff bits	-	SET_DSR	Programs the DSR of all cards
CMD5	reserved for I/O cards (refer to the "SDIO Card Specification")				
CMD7	ac	[31:16] RCA [15:0] stuff bits	R1b (only from the selected card)	SELECT/DESELECT_CARD	Command toggles a card between the stand-by and transfer states or between the programming and disconnect states. In both cases, the card is selected by its own relative address and gets deselected by any other address; address 0 deselects all. In the case that the RCA equals 0, then the host may do one of the following: - Use other RCA number to perform card de-selection. - Re-send CMD3 to change its RCA number to other than 0 and then use CMD7 with RCA=0 for card de-selection.

CMD8	bcr	[31:12]reserved bits [11:8]supply voltage(VHS) [7:0]check pattern	R7	SEND_IF_COND	Sends SD Memory Card interface condition, which includes host supply voltage information and asks the card whether card supports voltage. Reserved bits shall be set to '0'.
CMD9	ac	[31:16] RCA [15:0] stuff bits	R2	SEND_CSD	Addressed card sends its card-specific data (CSD) on the CMD line.
CMD10	ac	[31:16] RCA [15:0] stuff bits	R2	SEND_CID	Addressed card sends its card identification (CID) on CMD the line.
CMD11	ac	[31:0] reserved bits (all 0)	R1	VOLTAGE_SWITCH	Switch to 1.8V bus signaling level.
CMD12	ac	[31:0] stuff bits	R1b	STOP_TRANSMISSION	Forces the card to stop transmission
CMD13	ac	[31:16] RCA [15:0] stuff bits	R1	SEND_STATUS	Addressed card sends its status register.
CMD14	reserved				

CMD INDEX	type	argument	resp	abbreviation	command description
CMD15	ac	[31:16] RCA [15:0] reserved bits	-	GO_INACTIVE_STATE	Sends an addressed card into the <i>Inactive State</i> . This command is used when the host explicitly wants to deactivate a card. Reserved bits shall be set to '0'.

Table 4-21: Basic Commands (class 0)

CMD INDEX	type	argument	resp	abbreviation	command description
CMD16	ac	[31:0] block length	R1	SET_BLOCKLEN	In the case of a Standard Capacity SD Memory Card, this command sets the block length (in bytes) for all following block commands (read, write, lock). Default block length is fixed to 512 Bytes. Set length is valid for memory access commands only if partial block read operation are allowed in CSD. In the case of a High Capacity SD Memory Card, block length set by CMD16 command does not affect the memory read and write commands. Always 512 Bytes fixed block length is used. This command is effective for LOCK_UNLOCK command. In both cases, if block length is set larger than 512Bytes, the card sets the BLOCK_LEN_ERROR bit. In DDR50 mode, data is sampled on both edges of the clock. Therefore, block length shall always be even.
CMD17	adtc	[31:0] data address ²	R1	READ_SINGLE_BLOCK	In the case of a Standard Capacity SD Memory Card, this command, this command reads a block of the size selected by the SET_BLOCKLEN command. ¹ In the case of a High Capacity Card, block length is fixed 512 Bytes regardless of the SET_BLOCKLEN command.

CMD18	adtc	[31:0] data address ²	R1	READ_MULTIPLE_BLOCK	Continuously transfers data blocks from card to host until interrupted by a STOP_TRANSMISSION command. Block length is specified the same as READ_SINGLE_BLOCK command.
CMD19	adtc	[31:0] reserved bits (all 0)	R1	SEND_TUNING_PATTERN	64 bytes tuning pattern is sent for SDR50 and SDR104.
CMD20	ac	[31:28]Speed Class Control [27:0]Reserved (all-0)	R1b	SPEED_CLASS_CONTROL	Speed Class control command. Refer to Section 4.13.2.8

CMD INDEX	type	argument	resp	abbreviation	command description
CMD21 CMD22	reserved				
CMD23	ac	[31:0] Block Count	R1	SET_BLOCK_COUNT	Specify block count for CMD18 and CMD25.

1) The data transferred shall not cross a physical block boundary unless READ_BLK_MISALIGN is set in the CSD.

2) Data address is in byte units in a Standard Capacity SD Memory Card and in block (512 Byte) units in a High Capacity SD Memory Card.

Table 4-22: Block-Oriented Read Commands (class 2)

CMD INDEX	type	argument	resp	abbreviation	command description
CMD16	ac	[31:0] block length	R1	SET_BLOCKLEN	See description in Table 4-22
CMD20	ac	[31:28]Speed Class Control [27:0]Reserved (all-0)	R1b	SPEED_CLASS_CONTROL	Speed Class control command. Refer to Section 4.13.2.8
CMD23	ac	[31:0] Block Count	R1	SET_BLOCK_COUNT	Specify block count for CMD18 and CMD25.

CMD24	adtc	[31:0] data address ²	R1	WRITE_BLOCK	In the case of a Standard Capacity SD Memory Card, this command writes a block of the size selected by the SET_BLOCKLEN command. ¹ In the case of a High Capacity Card, block length is fixed 512 Bytes regardless of the SET_BLOCKLEN command.
CMD25	adtc	[31:0] data address ²	R1	WRITE_MULTIPLE_BLOCK	Continuously writes blocks of data until a STOP_TRANSMISSION follows. Block length is specified the same as WRITE_BLOCK command.
CMD26	Reserved For Manufacturer				
CMD27	adtc	[31:0] stuff bits	R1	PROGRAM_CSD	Programming of the programmable bits of the CSD.

1) The data transferred shall not cross a physical block boundary unless WRITE_BLK_MISALIGN is set in the CSD. In the case that write partial blocks is not supported, then the block length=default block length (given in CSD).

2) Data address is in byte units in a Standard Capacity SD Memory Card and in block (512 Byte) units in a High Capacity SD Memory Card.

Table 4-23: Block-Oriented Write Commands (class 4)

CMD INDEX	type	argument	resp	abbreviation	command description
CMD28	ac	[31:0] data address ²	R1b	SET_WRITE_PROT	If the card has write protection features, this command sets the write protection bit of the addressed group. The properties of write protection are coded in the card specific data (WP_GRP_SIZE). A High Capacity SD Memory Card does not support this command.
CMD29	ac	[31:0] data address ²	R1b	CLR_WRITE_PROT	If the card provides write protection features, this command clears the write protection bit of the addressed group. A High Capacity SD Memory Card does not support this command.
CMD30	adtc	[31:0] write protect data address ²	R1	SEND_WRITE_PROT	If the card provides write protection features, this command asks the card to send the status of the write protection bits. ¹ A High Capacity SD Memory Card does not support this command.
CMD31	reserved				

1) 32 write protection bits (representing 32 write protect groups starting at the specified address) followed by 16 CRC bits are transferred in a payload format via the data line. The last (least significant) bit of the protection bits corresponds to the first addressed group. If the addresses of the last groups are outside the valid range, then the corresponding write protection bits shall be set to 0.

2) Data address is in byte units in a Standard Capacity SD Memory Card.

Table 4-24: Block Oriented Write Protection Commands (class 6)

CMD INDEX	type	argument	resp	abbreviation	command description
CMD32	ac	[31:0] data address ¹	R1	ERASE_WR_BLK_START	Sets the address of the first write block to be erased.
CMD33	ac	[31:0] data address ¹	R1	ERASE_WR_BLK_END	Sets the address of the last write block of the continuous range to be erased.
CMD38	ac	[31:0] stuff bits	R1b	ERASE	Erases all previously selected write blocks.
CMD39	reserved				
CMD41	reserved				

1) Data address is in byte units in a Standard Capacity SD Memory Card and in block (512 Byte) units in a High Capacity SD Memory Card.

2) CMD40 is moved to Table 4-26 (Class 7).

Table 4-25: Erase Commands (class 5)

CMD INDEX	type	argument	resp	abbreviation	command description
CMD16	ac	[31:0] block length	R1	SET_BLOCKLEN	See description in Table 4-22
CMD40	adtc	Reserved for Security Specification			
CMD42	adtc	[31:0] Reserved bits (Set all 0)	R1	LOCK_UNLOCK	Used to set/reset the password or lock/unlock the card. The size of the data block is set by the SET_BLOCK_LEN command. Reserved bits in the argument and in Lock Card Data Structure shall be set to 0.
CMD43-49 CMD51	reserved				

Table 4-26: Lock Card (class 7)

CMD INDEX	type	argument	resp	abbreviation	command description
CMD55	ac	[31:16] RCA [15:0] stuff bits	R1	APP_CMD	Indicates to the card that the next command is an application specific command rather than a standard command
CMD56	adtc	[31:1] stuff bits. [0]: RD/WR	R1	GEN_CMD	Used either to transfer a data block to the card or to get a data block from the card for general purpose/application specific commands. In the case of a Standard Capacity SD Memory Cards, the size of the data block shall be set by the SET_BLOCK_LEN command. In the case of a High Capacity SD Memory Cards, the size of the data block is fixed to 512 byte. The host sets RD/WR=1 for reading data from the card and sets to 0 for writing data to the card.
CMD58-59	reserved				
CMD60-63	reserved for manufacturer				

Table 4-27: Application-Specific Commands (class 8)

如果 Class 8 允许（SD 卡强制），所有的应用命令（在表 4-27 给出）是支持的。

CMD INDEX	type	argument	resp	abbreviation	command description
CMD52-54	Commands for SDIO (refer to the "SDIO Card Specification")				

Table 4-28: I/O Mode Commands (class 9)

所有将来保留命令应该有一个 48Bit 长度的编码字，和响应（如果这里有响应）。

下表描述了所有 SD 卡支持/保留的应用命令。所有下面的命令应该用 App_CMD 命令(CMD55)引导。

ACMD INDEX	type	argument	resp	abbreviation	command description
ACMD1-5	Reserved				
ACMD6	ac	[31:2] stuff bits [1:0]bus width	R1	SET_BUS_WIDTH	Defines the data bus width ('00'=1bit or '10'=4 bits bus) to be used for data transfer. The allowed data bus widths are given in SCR register.
ACMD7-12	Reserved				
ACMD13	adtc	[31:0] stuff bits	R1	SD_STATUS	Send the SD Status. The status fields are given in Table 4-40.
ACMD14-16	Reserved for Security Specification				
ACMD17	Reserved				
ACMD18	Reserved for SD security applications ¹				
ACMD19-21	Reserved				
ACMD22	adtc	[31:0] stuff bits	R1	SEND_NUM_WR_BLOCKS	Send the number of the written (without errors) write blocks. Responds with 32bit+CRC data block. If WRITE_BL_PARTIAL='0', the unit of ACMD22 is always 512 byte. If WRITE_BL_PARTIAL='1', the unit of ACMD22 is a block length which was used when the write command was executed.
ACMD23	ac	[31:23] stuff bits [22:0]Number of blocks	R1	SET_WR_BLK_ERASE_COUNT	Set the number of write blocks to be pre-erased before writing (to be used for faster Multiple Block WR command). "1"=default (one wr block) ² .
ACMD24	Reserved				
ACMD25	Reserved for SD security applications ¹				
ACMD26	Reserved for SD security applications ¹				
ACMD27-28	Reserved for Security Specification				
ACMD29	Reserved				
ACMD30-35	Reserved for Security Specification				
ACMD36-37	Reserved				
ACMD38	Reserved for SD security applications ¹				
ACMD39-40	Reserved				

ACMD INDEX	type	argument	resp	abbreviation	command description
ACMD41	bcr	[31]reserved bit [30]HCS(OCR[30]) [29]reserved for eSD [28]XPC [27:25]reserved bits [24]S18R [23:0] V _{DD} Voltage Window(OCR[23:0])	R3	SD_SEND_OP_COND	Sends host capacity support information (HCS) and asks the accessed card to send its operating condition register (OCR) content in the response on the CMD line. HCS is effective when card receives SEND_IF_COND command. Sends request to switch to 1.8V signaling (S18R). Reserved bit shall be set to '0'. CCS bit is assigned to OCR[30]. XPC controls the maximum current in the default speed mode of SDXC card. XPC=0 means 100mA (max.) but speed class is not supported. XPC=1 means 150mA (max.) and speed class is supported.

ACMD42	ac	[31:1] stuff bits [0]set_cd	R1	SET_CLR_CARD_DETECT	Connect[1]/Disconnect[0] the 50 KOhm pull-up resistor on CD/DAT3 (pin 1) of the card.
ACMD43 ACMD49	--	--	--	--	Reserved for SD security applications ¹
ACMD51	adtc	[31:0] stuff bits	R1	SEND_SCR	Reads the SD Configuration Register (SCR).
ACMD52-54	Reserved for Security Specification				
ACMD55	Not exist				Equivalent to CMD55. Refer to Section 4.3.9.1.
ACMD56-59	Reserved for Security Specification				

1) Refer to the "Part3 Security Specification" for a detailed explanation about the SD Security Features

2) Command STOP_TRAN (CMD12) shall be used to stop the transmission in Write Multiple Block whether or not the pre-erase (ACMD23) feature is used.

Table 4-29: Application Specific Commands used/reserved by SD Memory Card

表 4-30 在 Version 1.10 中增加

CMD INDEX	type	argument	resp	abbreviation	command description
CMD6	adtc	[31] Mode 0: Check function 1: Switch function [30:24] reserved (All '0') [23:20] reserved for function group 6 (0h or Fh) [19:16] reserved for function group 5 (0h or Fh) [15:12] function group 4 for current limit [11:8] function group 3 for drive strength [7:4] function group 2 for command system [3:0] function group 1 for access mode	R1	SWITCH_FUNC	Checks switchable function (mode 0) and switch card function (mode 1). See Chapter 4.3.10.
CMD34	Reserved for each command system set by switch function command (CMD6).				
CMD35	Detailed definition is referred to each command system specification.				
CMD36					

CMD INDEX	type	argument	resp	abbreviation	command description
CMD37					
CMD50					
CMD57					

Table 4-30: Switch Function Commands (class 10)

4.8 卡状态转换表

表 4-31 定义了取决于接收到的命令的卡状态转换。表中的状态名是命令执行后的下一个状态。“—”表示这个命令被认为是非法命令。另外，一个命令是否执行取决于命令级别（CCC）。

	current state									
	idle	ready	ident	stby	tran	data	rcv	prg	dis	ina
"Operation Complete"	-	-	-	-	-	tran	-	tran	stby	-
class 0										
CMD0	idle	idle	idle	idle	idle	idle	idle	idle	idle	-
CMD2	-	ident	-	-	-	-	-	-	-	-
CMD3	-	-	stby	stby	-	-	-	-	-	-
CMD4	-	-	-	stby	-	-	-	-	-	-
CMD7, card is addressed	-	-	-	tran	-	-	-	-	prg	-
CMD7, card is not addressed	-	-	-	stby	stby	stby	-	dis	-	-
CMD8	idle	-	-	-	-	-	-	-	-	-
CMD9	-	-	-	stby	-	-	-	-	-	-
CMD10	-	-	-	stby	-	-	-	-	-	-
CMD11	-	ready	-	-	-	-	-	-	-	-
CMD12	-	-	-	-	-	tran	prg	-	-	-
CMD13	-	-	-	stby	tran	data	rcv	prg	dis	-
CMD15	-	-	-	ina	ina	ina	ina	ina	ina	-
class 2										
CMD16	-	-	-	-	tran	-	-	-	-	-
CMD17	-	-	-	-	data	-	-	-	-	-
CMD18	-	-	-	-	data	-	-	-	-	-
CMD19	-	-	-	-	data	-	-	-	-	-
CMD20	-	-	-	-	prg	-	-	-	-	-
CMD23	-	-	-	-	tran	-	-	-	-	-
class 4										
CMD16	see class 2									
CMD20	-	-	-	-	prg	-	-	-	-	-
CMD23	-	-	-	-	tran	-	-	-	-	-
CMD24	-	-	-	-	rcv	-	-	-	-	-
CMD25	-	-	-	-	rcv	-	-	-	-	-
CMD27	-	-	-	-	rcv	-	-	-	-	-
class 6										
CMD28	-	-	-	-	prg	-	-	-	-	-
CMD29	-	-	-	-	prg	-	-	-	-	-
CMD30	-	-	-	-	data	-	-	-	-	-
class 5										
CMD32	-	-	-	-	tran	-	-	-	-	-

	current state									
	idle	ready	ident	stby	tran	data	rcv	prg	dis	ina
CMD33	-	-	-	-	tran	-	-	-	-	-
CMD38	-	-	-	-	prg	-	-	-	-	-
class 7										
CMD40	-	-	-	-	data	-	-	-	-	-
CMD42	-	-	-	-	rcv	-	-	-	-	-
class 8										
CMD55	idle	-	-	stby	tran	data	rcv	prg	dis	-
CMD56; RD/WR = 0	-	-	-	-	rcv	-	-	-	-	-
CMD56; RD/WR = 1	-	-	-	-	data	-	-	-	-	-
ACMD6	-	-	-	-	tran	-	-	-	-	-
ACMD13	-	-	-	-	data	-	-	-	-	-
ACMD22	-	-	-	-	data	-	-	-	-	-
ACMD23	-	-	-	-	tran	-	-	-	-	-
ACMD18,25,26,38,43,44,45,46,47,48,49	Refer to the "Part3 Security Specification" for information about the SD Security Features									
ACMD41, OCR check is OK and card is not busy	ready	-	-	-	-	-	-	-	-	-
ACMD41, OCR check is OK and card is busy ²	idle	-	-	-	-	-	-	-	-	-
ACMD41, OCR check fails	ina	-	-	-	-	-	-	-	-	-
ACMD41, query mode	idle	-	-	-	-	-	-	-	-	-
ACMD42	-	-	-	-	tran	-	-	-	-	-
ACMD51	-	-	-	-	data	-	-	-	-	-
class 9										
CMD52-CMD54	refer to the "SDIO Card Specification"									
class 10¹										
CMD6	-	-	-	-	data	-	-	-	-	-
CMD34-37,50,57	refer to each command system specification									
class 11										
CMD41, CMD43...CMD49, CMD58-CMD59	reserved									
CMD60...CMD63	reserved for manufacturer									

Note (1): Class 10 commands were defined in version 1.10

Note (2): Card returns busy in case of following.

- Card executes internal initialization process
- Card is a High Capacity SD Memory Card and host does not support High Capacity.

Table 4-31: Card State Transition Table

如上，SD 卡的应用命令转换在 Class 8 中给出。

4.9 响应

所有的响应是通过 CMD 信号线发送。响应传输总是开始于响应编码字对应的 Bit 串的左 Bit。

编码字长度取决于响应类型。

响应总是开始于一个起始位（总为 0），跟随用于指示传输方向的 Bit（卡=0）。下表中 ‘X’ 表示的值是一个变量输入。除了类型 R3（见下。彭宁华注：R3 的 CRC 全部为 1）外，所有的响应都用 CRC 保护（见章节 4.5 关于 CRC7 定义）。每一个响应编码字用结束位来结束（总为 1）。

SD 卡有 5 个类型的响应。SDIO 卡支持另外名叫 R4 和 R5 的响应类型（彭宁华注：对应于 SDIO 命令 CMD5 和 CMD52）。关于 SDIO 的命令和响应参考 SDIO 卡规格书获取详细信息。响应的格式定义如下：

4.9.1 R1（正常响应命令）

编码长度是 48Bit。Bit45:40 表示要响应的命令索引，此值用二进制编码数值解释（在 0 到 63 之间）。卡的状态用 32Bit 编码。注意，如果涉及有向卡传输数据，那么在每块数据传输后，Data 信号线上可能出现 Busy 信号（彭宁华注：Dat0）。Host 应 Check 数据块传输的 Busy。卡的状态描述在章节 4.10。

Bit position	47	46	[45:40]	[39:8]	[7:1]	0
Width (bits)	1	1	6	32	7	1
Value	'0'	'0'	x	x	x	'1'
Description	start bit	transmission bit	command index	card status	CRC7	end bit

Table 4-32: Response R1

4.9.2 R1b

R1b 相同于 R1，带有一个可选 Busy 信号在数据线上。基于先于接受命令之前的状态，卡可能在接受这些命令后变成 Busy。Host 应该 Check 响应的 Busy。参考章节 0 获取详细描述和时序图。

4.9.3 R2（CID，CSD 寄存器）

编码长度是 136Bit。CID 寄存器的内容作为命令 CMD2 和 CMD10 的响应发送。CSD 寄存器的内容作为 CMD9 的响应发送。只有 CID 和 CSD 的[127-1]Bit 传输，这两个寄存器的保留 Bit[0]用响应的结束位代替。

Bit position	135	134	[133:128]	[127:1]	0
Width (bits)	1	1	6	127	1
Value	'0'	'0'	'111111'	x	'1'
Description	start bit	transmission bit	reserved	CID or CSD register incl. internal CRC7	end bit

Table 4-33: Response R2

4.9.4 R3（OCR 寄存器）

编码长度是 48Bit。OCR 寄存器的内容作为 ACMD41 的响应发送。

Bit position	47	46	[45:40]	[39:8]	[7:1]	0
Width (bits)	1	1	6	32	7	1
Value	'0'	'0'	'111111'	x	'111111'	'1'
Description	start bit	transmission bit	reserved	OCR register	reserved	end bit

Table 4-34: Response R3

4.9.5 R6（发布 RCA 响应）

编码长度是 48Bit。Bit45:40 表示要响应的命令索引——在那种场合，其为‘000011’（结合状态位的 Bit5，表示=CMD3）。参数域的高 16MSB 用于发布 RCA 数据。

Bit position	47	46	[45:40]	[39:8] Argument field		[7:1]	0
Width (bits)	1	1	6	16	16	7	1
Value	'0'	'0'	x	x	x	x	'1'
Description	start bit	transmission bit	command index ('000011')	New published RCA [31:16] of the card	[15:0] card status bits: 23,22,19,12:0 (see Table 4-38)	CRC7	end bit

Table 4-35: Response R6

4.9.6 R7（卡接口条件）

编码长度是 48Bit。通过 CMD8 的响应发送卡支持的电压信息。Bit19-16 用于表示卡支持的电压范围。接受供电电压的卡返回 R7 响应。在响应中，卡返回命令参数的电压范围和 Check 方案。

Bit position	47	46	[45:40]	[39:20]	[19:16]	[15:8]	[7:1]	0
Width (bits)	1	1	6	20	4	8	7	1
Value	'0'	'0'	'001000'	'00000h'	x	x	x	'1'
Description	Start bit	Transmission bit	Command index	Reserved bits	Voltage accepted	Echo-back of check pattern	CRC7	End bit

Table 4-36: Response R7

表 4-37 示意 R7 的可接受电压格式（彭宁华注：只有一个 Bit 置位）。

Voltage accepted	Value Definition
0000b	Not Defined
0001b	2.7-3.6V
0010b	Reserved for Low Voltage Range
0100b	Reserved
1000b	Reserved
Others	Not Defined

Table 4-37: Voltage Accepted in R7

4.10 SD 卡的两个状态信息

如下，SD 卡支持两个状态域：

- ‘卡状态’：一个执行命令的错误和状态信息，指示在响应中
- ‘SD 状态’：用于支持 SD 卡的特殊特性和将来的应用性特征，512 个 Bit 的扩展状态域。（彭宁华注：这是一个状态寄存器）

4.10.1 卡状态

响应格式 R1 包括了一个名为卡状态 32Bit 域。这个域用于向 Host 传输卡的状态信息（可以存储在本地状态寄存器）。如果没有特别不同，状态一直想关于前一个激发的命令。

表 4-38 定义了状态不同的 Entry。不用的保留位应设置成 0。表中类型和清零条件域的缩写如下：

- Type
- E: Error Bit

-S: Status Bit

-R: 给实际命令响应的检测和设置

-X: 在命令执行中检测和设置。Host 通过激发 R1 响应的命令取得状态

● 清除条件

-A: 根据卡的当前状态

-B: 总是相关于前一个命令。一个有效的命令接受将清除它（一个命令的延时）

-C: 读清除

Bits	Identifier	Type	Value	Description	Clear Condition
31	OUT_OF_RANGE	E R X	'0'= no error '1'= error	The command's argument was out of the allowed range for this card.	C
30	ADDRESS_ERROR	E R X	'0'= no error '1'= error	A misaligned address which did not match the block length was used in the command.	C
29	BLOCK_LEN_ERROR	E R X	'0'= no error '1'= error	The transferred block length is not allowed for this card, or the number of transferred bytes does not match the block length.	C
28	ERASE_SEQ_ERROR	E R	'0'= no error '1'= error	An error in the sequence of erase commands occurred.	C
27	ERASE_PARAM	E R X	'0'= no error '1'= error	An invalid selection of write-blocks for erase occurred.	C
26	WP_VIOLATION	E R X	'0'= not protected '1'= protected	Set when the host attempts to write to a protected block or to the temporary or permanent write protected card.	C
25	CARD_IS_LOCKED	S X	'0' = card unlocked '1' = card locked	When set, signals that the card is locked by the host	A
24	LOCK_UNLOCK_FAILED	E R X	'0'= no error '1'= error	Set when a sequence or password error has been detected in lock/unlock card command.	C
23	COM_CRC_ERROR	E R	'0'= no error '1'= error	The CRC check of the previous command failed.	B
22	ILLEGAL_COMMAND	E R	'0'= no error '1'= error	Command not legal for the card state	B
21	CARD_ECC_FAILED	E R X	'0'= success '1'= failure	Card internal ECC was applied but failed to correct the data.	C
20	CC_ERROR	E R X	'0'= no error '1'= error	Internal card controller error	C
19	ERROR	E R X	'0'= no error '1'= error	A general or an unknown error occurred during the operation.	C
18	reserved				
17	reserved for DEFERRED_RESPONSE (Refer to eSD Addendum)				

Bits	Identifier	Type	Value	Description	Clear Condition
16	CSD_OVERWRITE	E R X	'0' = no error '1' = error	Can be either one of the following errors: - The read only section of the CSD does not match the card content. - An attempt to reverse the copy (set as original) or permanent WP (unprotected) bits was made.	C
15	WP_ERASE_SKIP	E R X	'0' = not protected '1' = protected	"Set when only partial address space was erased due to existing write protected blocks or the temporary or permanent write protected card was erased.	C
14	CARD_ECC_DISABLE D	S X	'0' = enabled '1' = disabled	The command has been executed without using the internal ECC.	A
13	ERASE_RESET	S R	'0' = cleared '1' = set	An erase sequence was cleared before executing because an out of erase sequence command was received	C
12:9	CURRENT_STATE	S X	0 = idle 1 = ready 2 = ident 3 = stby 4 = tran 5 = data 6 = rcv 7 = prg 8 = dis 9-14 = reserved 15 = reserved for I/O mode	The state of the card when receiving the command. If the command execution causes a state change, it will be visible to the host in the response to the next command. The four bits are interpreted as a binary coded number between 0 and 15.	B
8	READY_FOR_DATA	S X	'0' = not ready '1' = ready	Corresponds to buffer empty signaling on the bus	A
7:6					
5	APP_CMD	S R	'0' = Disabled '1' = Enabled	The card will expect ACMD, or an indication that the command has been interpreted as ACMD	C
4	reserved for SD I/O Card				
3	AKE_SEQ_ERROR (SD Memory Card app. spec.)	E R	'0' = no error '1' = error	Error in the sequence of the authentication process	C
2	reserved for application specific commands				
1, 0	reserved for manufacturer test mode				

Table 4-38: Card Status

对于 R1 响应的每个命令，下表定义了状态域的受影响的 Bit。一个 'X' 表示错误/状态 Bit 可能在对应的命令响应中设置。

CMD Number	Response Format Card Status Bit Number																					
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12:9	8	5
3 ¹									X	X			X							X		
6 ²	X						X		X	X	X	X	X							X		
7					X	X	X	X	X	X	X	X	X			X	X	X	X	X	X	
11							X		X	X			X							X		
12	X	X				X	X		X	X	X	X	X					X		X		
13	X	X			X	X	X	X	X	X	X	X	X			X	X	X		X	X	
16			X		X	X	X	X	X	X	X	X	X			X	X	X	X	X		
17	X	X			X	X	X	X	X	X	X	X	X			X	X	X	X	X		
18	X	X			X	X	X	X	X	X	X	X	X			X	X	X	X	X		
19	X	X			X	X	X	X	X	X	X	X	X			X	X	X	X	X		
20	X	X	X		X	X	X	X	X	X	X	X	X			X	X	X	X	X	X	
23	X	X	X		X	X	X	X	X	X	X	X	X			X	X	X	X	X		
24	X	X	X		X	X	X	X	X	X	X	X	X			X	X	X	X	X	X	
25	X	X	X		X	X	X	X	X	X	X	X	X			X	X	X	X	X	X	
26					X	X	X	X	X	X	X	X	X			X	X	X	X	X		
27					X	X	X	X	X	X	X	X	X			X	X	X	X	X		
28	X				X	X	X	X	X	X	X	X	X			X	X	X	X	X		
29	X				X	X	X	X	X	X	X	X	X			X	X	X	X	X		
30	X				X	X	X	X	X	X	X	X	X			X	X	X	X	X		
32	X			X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		
33	X			X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		
38				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		
42				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		
55				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		X
56				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X	X	X
ACMD6	X			X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		X
ACMD13				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		X
ACMD22				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		X
ACMD23				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		X
ACMD42				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		X
ACMD51				X	X	X	X	X	X	X	X	X	X			X	X	X	X	X		X

(1) The response to CMD3 is R6 that includes only bits 23, 22, 19 and 12:9 out of the Card Status

(2) This command was defined in version 1.10

Table 4-39: Card Status Field/Command - Cross Reference

4.10.2 SD 状态

SD 状态包含了关于 SD 卡属性特点和可用于将来应用的状态位。SD 状态大小是一个 512 Bit 的数据块。这个寄存器的内容跟随 16-Bit 的 CRCR 通过 Dat 总线传输给 Host。SD 状态作为 ACMD13（CMD55 跟随 CMD13）的响应通过 Dat 总线发送给 Host。ACMD13 只能在 ‘Trans_State’ 发送给卡（卡被选中）。SD 状态结构描述如下。没有使用的保留 Bit 应该设成 0。

使用相同于前面卡状态的 ‘类型’ 和 ‘清零条件’ 的缩写。

Bits	Identifier	Type	Value	Description	Clear Condition
511: 510	DAT_BUS_WIDTH	S R	'00'= 1 (default) '01'= reserved '10'= 4 bit width '11'= reserved	Shows the currently defined data bus width that was defined by SET_BUS_WIDTH command	A
509	SECURED_MODE	S R	'0'= Not in the mode '1'= In Secured Mode	Card is in Secured Mode of operation (refer to the "Part 3 Security Specification").	A
508: 502	Reserved for Security Functions (Refer to Part 3 Security Specification)				
501: 496	reserved				
495: 480	SD_CARD_TYPE	SR	'00xxh'= SD Memory Cards as defined in Physical Spec Ver1.01-3.00 ('x'=don't care). The following cards are currently defined: '0000h'= Regular SD RD/WR Card. '0001h'= SD ROM Card '0002h'=OTP	In the future, the 8 LSBs will be used to define different variations of an SD Memory Card (Each bit will define different SD Types). The 8 MSBs will be used to define SD Cards that do not comply with the Physical Layer Specification.	A
479: 448	SIZE_OF_PROTECTED_AREA	SR	Size of protected area (See below)	(See below)	A
447: 440	SPEED_CLASS	SR	Speed Class of the card (See below)	(See below)	A
439: 432	PERFORMANCE_MOVE	SR	Performance of move indicated by 1 [MB/s] step. (See below)	(See below)	A
431: 428	AU_SIZE	SR	Size of AU (See below)	(See below)	A
427: 424	reserved				
423: 408	ERASE_SIZE	SR	Number of AUs to be erased at a time	(See below)	A
407: 402	ERASE_TIMEOUT	SR	Timeout value for erasing areas specified by UNIT_OF_ERASE_AU	(See below)	A
401: 400	ERASE_OFFSET	SR	Fixed offset value added to erase time.	(See below)	A

Bits	Identifier	Type	Value	Description	Clear Condition
399: 312	reserved				
311:0	reserved for manufacturer				

Table 4-40: SD Status

- Size_Of_Protect_Area

SDSC 和 SDHC 卡的这个域设置不同

在 SDSC 卡，保护区大小计算如下：

Protected Area = SIZE_OF_PROTECTED_AREA * MULT * BLOCK_LEN.
SIZE_OF_PROTECTED_AREA is specified by the unit in **MULT*BLOCK_LEN**.

在 SDHC 卡，保护区定义在这个域：

Protected Area = SIZE_OF_PROTECTED_AREA
 SIZE_OF_PROTECTED_AREA is specified by the unit in byte.

- Speed_Class

这 8-Bit 域标识速率等级。比此域标识的更低级别同样有效力。例如，标识为 Class 10，Host 应该考虑 Class 2~6 同样有效力。

SPEED_CLASS	Value Definition
00h	Class 0
01h	Class 2
02h	Class 4
03h	Class 6
04h	Class 10
05h – FFh	Reserved

Table 4-41: Speed Class Code Field

- Performance_Move（彭宁华注：不明白）

这 8-Bit 用于标识 Pm，值可以设置成 1MB/S 的步长。如果一个卡在 RU（记录单元）不能 Move。Pm 应该认为无穷大。设置 FFh 即为无穷大。Pm 的最小值定义在表 4-42。

PERFORMANCE_MOVE	Value Definition
00h	Sequential Write
01h	1 [MB/sec]
02h	2 [MB/sec]
.....	
FEh	254 [MB/sec]
FFh	Infinity

Table 4-42: Performance Move Field

- Au_Size

这 4-Bit 用于标识 AU（彭宁华注：分配单元）大小，此值可以从 16KB 开始选择

AU_SIZE	Value Definition
0h	Not Defined
1h	16 KB
2h	32 KB
3h	64 KB
4h	128 KB
5h	256 KB
6h	512 KB
7h	1 MB
8h	2 MB
9h	4 MB
Ah	8 MB
Bh	12 MB
Ch	16 MB
Dh	24 MB
Eh	32 MB
Fh	64 MB

Table 4-43: AU_SIZE Field

取决于卡容量，最大 AU 大小定义在表 4-44。卡可以设置在表 4-43 中任意小于或等于最大 AU 大小的 AU 值。卡应该尽可能地设置更小的 AU 大小。

Card Capacity	up to 64MB	up to 256MB	up to 512MB	up to 32GB	up to 2TB
Maximum AU Size	512 KB	1 MB	2 MB	4 MB ¹	64MB

Table 4-44: Maximum AU size

应用注意：

Host 应该基于 4MB 的总 Busy 时间和卡能够支持的速率等级来决定 Host 的 Buffer 大小。Host 能够将多个 AU 组合成一个单元

- Erase_Size

这 16-Bit 用以标识 Nerase。当 Nerase 个 AU 被擦除，超时值用 Erase_timeOut 定义（参考 Erase_timeOut）。Host 应该决定一个操作中的正确要擦除 AU 数量，所以 Host 能够标识擦除操作的进度。如果这个域设置成 0，擦除超时计算不支持。

ERASE_SIZE	Value Definition
0000h	Erase Time-out Calculation is not supported.
0001h	1 AU
0002	2 AU
0003	3 AU
.....	
FFFFh	65535 AU

Table 4-45: Erase Size Field

- Erase_timeOut

这 6-Bit 用于标识 Terase。当 Erase_Size 定义的多个 AU 被擦除时，这个值标识擦除 TimeOut 时间。Erase_TimeOut 范围能否定义长达 63 秒，取决于执行，卡厂家可能选择 Erase_Size

和 Erase_TimeOut 的任意组合。一旦 Erase_TimeOut 定义，它决定了 Erase_Size。通过公式（6），Host 应该决定给任意 AU 擦除的 TimeOut。参考 4.14 获取计算擦除 TimeOut 的概念。如果 Erase_Size 域设置成 0，这个域也应该设置成 0。

ERASE_TIMEOUT	Value Definition
00	Erase Time-out Calculation is not supported.
01	1 [sec]
02	2 [sec]
03	3 [sec]
.....	
63	63 [sec]

Table 4-46: Erase Timeout Field

- Erase_Offset
这 2-Bit 标识 Toffset，四个值可以选择。通过平行移动上面的边界，擦除偏移调整边界线。参考吐-56 和章节 4.14 的公式（6）。如果 Erase_Size 和 Erase_TimeOut 设置成 0，这个域无意义。

ERASE_OFFSET	Value Definition
0h	0 [sec]
1h	1 [sec]
2h	2 [sec]
3h	3 [sec]

Table 4-47: Erase Offset Field

4.11 Memory 阵列分区

To/From SD 卡的数据传输基本单元是一个字节。要求一块大小的所有数据传输操作总是定义块长度为字节的整数倍。一些特殊功能需要其他分区颗粒度。

对于基于块的命令，下面定义用到：

- 块：基于块的读写命令单位。它的大小是当 Host 发出的一个块命令传输的字节数。块大小或者是可编程的，或者固定。关于允许块大小和可编程性的信息存储在 CSD 寄存器中。
- 对于具备可擦除性 Memory 单元的设备，特殊的擦除命令定义了。可擦除性单元的颗粒度通常并不相同于基于块的命令：
 - 段：擦除命令的单位。它的大小是一个被擦除部分的块数。对于一个设备，一段的大小是固定。关于段大小（按块）信息存储在 CSD 寄存器中。**注意，如果卡定义了 AU 大小，段大小应该忽略。**
 - AU（分配单元）：是卡的物理边界，由一块或多块组成，它的大小取决于每个卡。对于 Memory 容量，最大 AU 大小定义。此外，对于兼容速率级别规格的设备，AU 是卡保证其性能的最小单元。关于大小和速率等级信息存储在 SD 状态中。AU 也用于计算擦除 TimeOut 时间。
- 写保护组：对于支持写保护组的设备，写保护组是最小单元，这个单元可以有各自的写保护。其大小是组数，组可以按 Bit 写保护。对于一个设备，写保护组大小是固定的。关于大小信息存储在 CSD 中。SDHC 卡不支持写保护组命令。




Figure 4-22: Write Protection Hierarchy

每个写保护组有一个额外的写保护 Bit。写保护组 Bit 可用通过特殊的命令编程（见章节 4.7.4）。

两个功能是可选的，只对可写/可擦除设备可用。写保护也可能用于多类型卡（例如，一个 Rom-Flash 组合卡）。关于可用性信息存储在 CSD 寄存器中。

4.12 时序

所有的时序图使用下面的原理图和缩写：

S	Start bit actively driven to '0'
T	Transmitter bit (Host = '1', Card = '0')
P	One-cycle actively driven to '1'
E	End bit actively driven to '1'
Z	High impedance state (Weak pull-up to '1')
D	Data bits
X	Don't Care data bits (from card)
*	Repetition
CRC	Cyclic redundancy check bits (7 bits)
	Card active
	Host active

Table 4-48: Timing Diagram Symbols

通常，—P-bit 对噪声更不敏感，应它们被卡或者 Host 输出驱动绝对地驱动为逻辑 ‘1’。相反，Z-bit 只是弱上拉到逻辑 ‘1’，可能有代替过程：

- “EP” 用 “EZ”
- “EZ*P” 用 “EZ*Z”

所有的时序值在表 4-49 中定义。

4.12.1 命令和响应

Host 命令和卡响应的 Clock 的每个时序在 6.8 章节定义（6.9 章节给高速卡）。

- 卡鉴别和卡操作条件时序

CMD2 和 ACMD41 的时序在下面给出。命令跟随了两个 Z-Bit 周期（给予总线切换方向的时间）（彭宁华注：就是时序中常见的转换周期），接着，被响应卡拉成 P-bit。卡响应 Host 命令开始于 Nid 个时钟周期。




Figure 4-23: Identification Timing (Card Identification Mode)

- 安排 CRA

Send_Relative_Addr (CMD3) 的 SD 卡时序在下面给出。Host 命令到卡响应的最小的延时是 Ncr 个时钟周期。




Figure 4-24: SEND_RELATIVE_ADDR Timing

- 数据传输模式

在卡发布了自己的 RCA 后，卡将切换到数据传输模式。命令跟随了两个 Z-Bit 周期（给予总线切换方向的时间），然后，被响应卡上拉成 P-bit。除了 ACMD41 和 CMD2，这个时序图对所有响应

的 Host 命令是相关的。




Figure 4-25: Command Response Timing (Data Transfer Mode)

- 最近卡响应到下一个 Host 命令时序

在收到最近一个卡响应后，Host 在至少 Nrc 个时钟周期后，可以开始下一个命令发送。对所有 Host 命令，这个时序是相关的。




Figure 4-26: Timing of Response End to next CMD Start (Data Transfer Mode)

- 最近一个 Host 命令到下一个 Host 命令时序

在最近命令发送后，在至少 Ncc 个时钟周期后，Host 能连续发送下一个命令。




Figure 4-27: Timing of Command Sequences (All Modes)

4.12.2 数据读

注意：Dat 信号线代表数据总线（1 或者 4Bit）。

- 单块读

Host 通过 CMD7 选择一个卡用于读数据。对于基于块的数据传输，使用 CMD16 设置有效的块长度。对于读操作的基本总线时序在图 4-28 给出。过程开始于单块读命令（CMD17），命令参数中定义了开始地址。响应照例送到 CMD 信号线上。






Figure 4-28: Timing of Single Block Read Command

数据传输在读命令的结束位后的访问延时 Nac 后由卡发送。在数据 Bit 后，CRC 校验 Bit 缀后，允许 Host 校验传输错误。


- 多块读

在多块读模式，在 Host 的发起的读命令后，卡发送连续的数据块流。数据流被停止命令（CMD12）终止。图 4-29 藐视了数据块时序，图 4-30 描述了停止命令的响应。数据传输在停止命令的结束位后的两个时钟周期后停止。



4.12.3 数据写

Host 通过 CMD7 选择卡用于数据写操作。对于基于块的数据传输,使用 CMD16 设置有效的块长度。写操作的基本总线时序在图 4-31 给出。过长开始域一个单块写命令 (CMD24), 命令决定 (在参数域) 开始地址。卡的响应照例在 CMD 信号线上。数据传输在卡响应接受后 N_{wr} 个时钟周期由 Host 开始发送。




注意：CRC 响应总是在数据结束位的两个时钟后输出。

在多块写模式，在 Host 发起写命令后，卡希望连续的数据块流。

[illegible]

停止业务命令类似域读模式运行。图 4-33 到图 4-36 描述了停止命令在不同卡状态的时序。



如果数据块的 CRC 有效，CRC 状态 Token 回送给 Host，卡认为一个数据块成功地接受，准备好编程。图 4-34 是一个中断（通过一个 Host 停止命令）传输 CRC 状态块的示例。这个过程相同于所有其他停止业务示例。在那种情况，这里没有 Z 时钟给总线切换方向，应为总线方向已经朝向 Host。接受的数据被认为是不完整的，将不会编程。





Figure 4-34: Stop Transmission during CRC Status Transfer from the Card

所有之前示例处理的是在一个数据传输中，**Host** 停止数据传输业务的情况。下面两个图是描述在数据块中接受停止业务的场景。在第一个实例中，卡正忙于编程最近的块，而第二个实例是卡在 **Idle** 状态。然而，输入 **Buffer** 中的数据块仍然不可编程。一旦接收到停止命令，这些块开始编程，卡激活 **Busy** 信号。



	<---- Host Command ---->					< Ncr Cycles >					<---- Card response----->					<--Host Cmnd																
CMD	S	T	Content	CRC	E	Z	Z	P	*	*	*	P	S	T	Content	CRC	E	Z	Z	P	*	P	P	P	S	T	Content					
DAT						<N _{SB} >		<----- Card is programming ----->																								
	Z	Z	Z	Z	Z	Z	Z	Z	Z	Z	S	L	*										L	E	Z	Z	Z	Z	Z	Z	Z	Z

● 擦除，设置和清除写保护时序

Host 应该首先标识要擦除的开始(CMD32)和停止(CMD33)地址范围。一旦擦除命令(CMD38)激发, 将擦除所有选择写块。类似的, 设置和清除写保护命令也开始一个编程操作。在擦除和编程过程, 卡将指示“Busy”(通过将 Dat0 拉成低电平)。总线业务时序相同于图 4-36 的停止传输命令时序图。

● 重新选择 Busy 卡

当一个现在处于 Dis 状态的 Busy 卡被重新选择, 它将重新激活数据线上的 Busy 信号 (彭宁华注: Dat0)。这个命令/响应/Busy 业务的时序图相同于图 4-36 给出的停止传输命令时序图。

4.12.4 时序值

表 4-49 定义了所有时序值。

Parameter	Min.	Max.	Unit	Remark
N _{CR}	2	64	clock cycles	Period between an end bit of command and a start bit of response except CMD2 and ACMD41.
N _{ID}	5	5	clock cycles	Period between an end bit of command and a start bit of response for CMD2 and ACMD41.
N _{AC} ¹	2	-	clock cycles	Period between an end bit of command and a start bit of read data.
N _{RC}	8	-	clock cycles	Period between an end bit of response and a start bit of next command.
N _{CC}	8	-	clock cycles	Period between an end bit of command (CMD0, CMD4, CMD7 de-select) and a start bit of next command.
N _{WR}	2	-	clock cycles	Period between an end bit of response and a start bit of write data or period between an end bit of CRC status and a start bit of next write data.
N _{SD}	2	2	clock cycles	Period of stop driving DAT line from the end bit of CMD12 in a multiple block read operation. (Figure 4-30)
N _{SB}	1	1	clock cycles	Period between an end bit of CMD12 and a start bit of busy during a multiple write block operation. N _{SB} takes three kinds of values depending on DAT line conditions. If the card is driving DAT, N _{SB} can be 1 (Figure 4-34). If the card is receiving DAT, N _{SB} = 4; 2-clock for the host stops driving DAT, ZZ for turn around cycle (Figure 4-33). In the other cases, N _{SB} =2 (Figure 4-36).
	2	2		
	4	4		

1) The maximum read access time for a Standard Capacity SD Memory Card shall be calculated by host as follows:
Nac(max)= 100 ((TAAC * fpp) + (100 * NSAC)) ;
fpp is the interface clock rate and TAAC & NSAC are given in the CSD (Chapter 5.3).
Details of read, write, and erase timeouts are described in 4.6.2
In the case of SDHC and SDXC, a fixed value (100 ms) shall be used for the maximum read access time.

Table 4-49: Timing Values (Except SDR50 and SDR104)

4.12.5 SDR50 和 SDR104 模式的时序变化

4.12.5.1 CRC 状态开始时序

这段修改在 The Physical Layer Specification Version 3.00 章节 4.12.5 描述。




Figure 4-37 : Timing of Single Block Write Command

这是一个新时序参数，N_{CR}，是定义在 UHS-I。只有 UHS-I 才支持 N_{CR}（彭宁华注：见 4-31。多出 P 状态）。这个参数以时钟周期为单位，定义了写数据的结束位到 CRC 状态开始位的时间。N_{CR} 应该小于或者等于 8 个时钟周期。

P 能够解释成 Z 或者 H。

4.12.5.2 读块间隙

在读操作中，由于 Host 的 Buffer 满，Host 需要通过停止 SDCLK 来暂停从卡读取数据。考虑到使用了采样时钟调制方式，Host 应该在块间隙，而非数据传输中停止时钟 SDCLK。

由于 Top 是可变的，Dat[3:0] 应该被认为异步于 SDCLK。因为同步的需要，通过检测到数据块的停止位，因此需要一些时钟来停止 SDCLK。这个最小块时钟间隙（N_{AC}）定义为 8，这样 Host 能够在卡开始输出下一个数据块之前停止时钟。

图 4-38 示意了在块间隙中停止 SDCLK 的示例时序。她示意了 Top 超过 1UI 的场景。在时钟 0 位置是一个触发点，输出数据块的结束位。卡从 SDCLK 时钟 0 位置开始用 SDCLK 计数内部计数器。卡应该等待至少 9 个时钟才输出下一个数据块。接着，Host 需要在时钟 9 位置之前停止 SDCLK。N_{AC} (min) = 8 提供足够的时间给停止 SDCLK。




Figure 4-38 : Clock Stop Timing at Block Gap in Read Operation

4.12.5.3 在写操作中 CMD12 的时序修改

由于从卡到 Host 的输出延时可能超过 1 个时钟，CMD 和 Data 间关联需要修改。修改应用在写操作的 CMD12 和 CRC 状态的关联中。图 4-39 示意了边界时序，之前的写块已经成功写入。Host 需要在接受到 CRC 状态的结束位后输出 CMD12 的结束位。如果 CMD12 激发早于图 4-39，数据块写入与否则不定。




Figure 4-39 : Border Timing of CMD12 in Write Operation

调整 CMD12 的停止位到 CRC 状态要求特定的硬件。在接受最近一个数据块后，Host 可能使用其他类似 cmd12 方式来停止多块写操作。

4.12.5.4 在读操作中 CDM12 的时序修改

图 4-40 示意了写操作的边界时序。最下块间隙长度 N_{ac} 是 8 个时钟。CMD12 的停止位在 SDCLK 时钟 1（时钟 2 在数据块结束位之前）的左边，使卡能够成功地输出最近读数据块。如果 CMD12 激发早于这个时序，读数据块可能被破坏（例如，数据卡的结束位没有标识）。

CMD12 的结束位在时钟 8 的右边界，此处不会输出下一个数据块，这意味着 CMD12 的结束位至少在下一块的开始位的 3 个时钟。如果 CMD12 激发在这个时间之后，下一块数据可能只有部分输出。

调整 CMD12 的结束位到读数据块要求特定硬件。在接受最近一个数据块后，Host 可能使用其他类似 cmd12 方式来停止多块读操作。通过这个方式，下一块数据块可能开始输出，被 CMD12 放弃。最近块读指示超范围错误。




Figure 4-40 : Border Timing of CMD12 in Read Operation

4.12.5.5 时序参数值

Parameter	Min.	Max.	Unit	Remark
N _{CR}	2	64	clock cycles	Period between an end bit of command and a start bit of response except CMD2 and ACMD41.
N _{ID}	5	5	clock cycles	Period between an end bit of command and a start bit of response for CMD2 and ACMD41.
N _{AC}	8	-	clock cycles	Period between an end bit of command and a start bit of read data.
N _{RC}	8	-	clock cycles	Period between an end bit of response and a start bit of next command.
N _{CC}	8	-	clock cycles	Period between an end bit of command (CMD0, CMD4, CMD7 de-select) and a start bit of next command.
N _{WR}	2	-	clock cycles	Period between an end bit of response and a start bit of write data or period between an end bit of CRC status and a start bit of next write data.
N _{CRC}	2	8	clock cycles	Period between an end bit of write data and a start bit of CRC status.
N _{SD}	2	3	clock cycles	Period of stop driving DAT line from the end bit of CMD12 in a multiple block read operation. (Figure 4-30)
N _{SB}	1	2	clock cycles	Period between an end bit of CMD12 and a start bit of busy during a multiple write block operation.
	2	3		N _{SB} takes three kinds of values depending on DAT line conditions. If the card is driving DAT, N _{SB} can be 1 or 2 (Figure 4-34). If the card is receiving DAT, N _{SB} = 4 or 5; 2-clock for the host stops driving DAT, ZZ or ZZZ for turn around cycle (Figure 4-33). In the other cases, N _{SB} =2 or 3 (Figure 4-36).
	4	5		

Table 4-50 : Timing Values for SDR50 and SDR104 Modes

4.12.6 DDR50 模式的时序变化

在 DDR50 模式，是在 CLK 信号的两个沿降上数据采样。

4.12.6.1 奇偶定义

- 奇数字节——Data[N]信号线上，在时钟上升沿采样的字节。
- 偶数字节——Data[N]信号线上，在时钟下降沿采样的字节。

注意：在一块数据中，奇数和偶数的参考数据顺序是从 1 到 512。字节 1, 3, 7, ... , 511 是奇数字节；字节 2, 4, 8, ... , 512 是偶数字节。

4.12.6.2 协议原则

- 数据线是在时钟的两个沿降采样
- CMD 信号线只是在时钟的上升沿采样
- 起始位和停止位保持整个时钟采样
- CRC 状态为和 Busy 信号保持时钟的上升沿采样
- 有效负荷数据大小总是 2 的倍数个字节
- 每个数据信号线计算两个 CRC16（一个给奇数 Bit，第二个给偶数 Bit）
- 读和写数据块长度大小总是 512 个字节（相同于 SDHC）




Figure 4-41 : Data Packet Format in DDR50 mode – Usual Data




Figure 4-42 : Data Packet Format in DDR50 mode – Wide Width Data

4.12.6.3 DDR50 的 CRC 状态 Token 规则

CRC 状态 Token 和所有数据模式保持相同（即使运行在 DDR50 模式时，使用全时钟周期）。

在 DDR50 模式，卡可以在每个时钟沿驱动相同的 CRC Token，Host 应该只在时钟的上升沿采样 CRC 状态 Token，忽略时钟的下降沿采样值。




Figure 4-43 : CRC Status Token in DDR50 Mode




Figure 4-46: Overview of Speed Class Specification

章节 4.13.1 描述了 SDSC 和 SDHC 卡的速率等级规格。

章节 4.13.2 描述了 SDXC 卡的速率等级规格。

4.13.1 SDSC 和 SDHC 卡的速率等级规格

4.13.1.1 分配单元 (AU)

用户区分割成的称为“分配单元 (AU)”的单元 (参考图 4-47)。每个卡有自己固定的 AU 大小 (S_{AU})，最大的 AU 大小定义取决于卡的容量。Host 应该使用 AU 单元管理数据区。如果卡的第一个 Aus 包含了文件系统信息，那么不应该用于实时录制。一个 AV 应该从第一个完整的 AU 开始录制，用户数据能被录制到这个 AU。注意这个规格并不应用于保护区。




Figure 4-47: Definition of Allocation Unit (AU)

4.13.1.2 记录单元 (RU)

每一个 AU 单元分割成称为“记录单元 (RU)”的单元 (参考图 4-47)。RU 大小 (S_{RU}) 的单位是 16K 字节。RU 的大小是 16K 字节的倍数，不应超越 AU 边界。

越大的大小可以提高性能。最下 RU 大小的条件和要求在章节 4.13.8.1 定义。一个 AU 的 RU 数 (N_{RU}) 通过 S_{AU}/S_{RU} 计算。

4.13.1.3 写保护

当 Host 写一个 AU 的 RU 时，图 4-48 示意了一个典型的卡的数据管理。当 Host 向一个碎 AU 写数据时，一个新的 AU 用于复制 used RUs，写新的 RUs。A 位置是 AU 边界的开始，B 位置是 AU 边界的结尾。从 A 到 B，Host 应该连续地写数据到 Free Aus，跳过 used RUs (不可跳过任何 Free RUs)。卡指示 Busy 给 Host，所以 Host 可以等待，在这期间，卡控制器在写和搬运数据。通过累加 Free RUs 的写时间和 Used RUs 的搬运时间来计算从 A 到 B 的整个写时间。通过数整个 AU 得到可用的 Used RUs 数量，Free RUs 数通过 $N_{RU}-N_u$ 来表示。




Figure 4-48 : Example of Writing Fragmented AU

碎 AU 的平均性能通过用整个执行时间除于 Free RUs 数来计算。同时用写性能 (Pw) 和搬运性能 (Pm) 来表达平均性能。

$$\begin{aligned} \text{Performance of Fragmented AU: } P(Nu) &= \frac{S_{RU}(N_{RU} - Nu)}{\frac{S_{RU}(N_{RU} - Nu)}{P_w} + \frac{S_{RU}Nu}{P_m}} \\ &= \frac{(N_{RU} - Nu)P_mP_w}{(N_{RU} - Nu)P_m + NuP_w} \dots\dots\dots(1) \end{aligned}$$

写性能 (Pw) 作为一个 AU 最小平均写性能来定义。通过所有连续无碎块的 RU 写操作取平均，得到一个完整 AU 来计算。

搬运性能 (Pm) 作为一个最小平均搬运性能来定义。通过所有连续无碎块的 RU 搬运操作取平均，得到一个完整 AU 来计算。搬运是卡的内部操作，所以 SD 的时钟频率不影响搬运操作的时间。当卡没有搬运 AU 时，Pm 应该认为是无穷大 (1/Pm=0)。参考表 4-52 获取给个速率等级值的定义。

注意一个支持 Class 10 的速率等级不应该用存储在 SD 状态寄存器的 Pm 值去计算任何碎块 AU 的性能。Class 10 性能之定义给整个 Free AUs。

应用注意：

当通过一个多块写命令，更大数据写入时，性能可以提高。因此，Host 可以使用更大的 Ru 大小和传输多个 RUs 给一个多块写命令。

4.13.1.4 读性能

两种读性能被定义。在写操作中，这两种读操作都可能插入。不管读地址，所有的读操作都应该满足这个性能规格。

(1) 数据流读性能

这个简单称为 Read Performance (Pr)。Pr 被定义为最小平均随机 RU 读性能。这个平均值是通过测试 256 个随机单 RU 的读操作得到。每个 RU 通过多块读命令读取。Pr 应该大于或者等于 Pw

(2) FAT 和直接访问读时间

Tfr (4KB)被定义为读取 4KB FAT 和直接访问的最大时间。FAT 和直接访问读时间 (Tfr[KB]) 定义用于 CEIL 功能：

$$\text{FAT Read Time of } S_{FR} \text{ [KB]: } T_{FR}(S_{FR}) = \left\lceil \frac{S_{FR}}{4KB} \right\rceil \cdot T_{FR}(4KB) \dots\dots\dots(2)$$

(: CEIL function - Convert decimal fraction x to the smallest integer greater than or equal to x.)

参考表 4-52 获取定义给每个速率等级的值。

4.13.1.5 性能曲线定义

图 4-49 示意了公式 1 的写性能的 $P(Nu)$ 柱状图。这个示例中，一个 AU 包括了 16 个 RUs。连接每一个柱状交接点示意了性能曲线，其由 P_w 和 P_m 两个参数决定。




Figure 4-49: Card Performances between 16 RUs

Used RU (r) 比例定义如下：

$$r = \frac{Nu}{N_{RU}}, \quad Nu = rN_{RU}$$

R 的范围是 0 到 1。 $(1-r)$ 表示 Free RU 的比例， $r=0$ 表示所有 RU 是 Free。 $R=1$ 表示所有 RU 是 Used，性能在这个点是 0。通过使用 r ，公式 (1) 转化为公式 (3)：

$$\text{Performance Curve: } P(r) = \frac{(1-r)P_w P_m}{rP_w + (1-r)P_m} \quad (0 \leq r \leq 1) \quad \dots\dots\dots (3)$$

公式 (1) 的 $P(Nu)$ 是一个离散函数，而 $P(r)$ 被认为是一个连续函数。

4.13.1.6 速率等级定义

图 4-50 示意了三个性能曲线。 P_w 表示 $r=0$ 的性能， P_m 决定了曲线的形状。所有的性能曲线在点 $(1, 0)$ 汇集。因此，在 R 接近 1 处，性能上有点不同。这三条曲线将性能分成 4 个等级：Class 0，Class 2，Class 4 和 Class 6。Class 0 卡不保证满足速率等级规格。即便是卡能够达到更高速率等级的性能，其不上报性能参数。Class 0 也覆盖这个规格引入之前的所有传统 SD 产品。等级定义，所以 AV 应用，例如 MPEG2 录制，可支持一个 SD 卡设备。Class 2 速率性能卡应该高于曲线 2 的性能，其定义给标准 TV 图像质量；大约 2MB/S 的性能被要求。Class 4 速率性能卡应该高于曲线 4 的性能。速率等级 4 定义给 HD 视频质量；大约 4MB/S 性能被要求；更高的等级在将来增加。Host 应该接受满足最小速率等级性能的卡是很重要的。

虽然性能曲线源于章节 4.13.1.3 的后端性能分析；在章节 4.13.1.8，时钟频率和 RU 大小定义为速率等级的测试条件。**速率等级应该定义为 SD 总线接口等级性能。**




Figure 4-50: Three Performance Curves

应用注意:

为了方便传统卡使用者, 如果需要, Host 应该尽量使用比希望和打算录制更低性能的卡。当一个模式提供的操作只给特定速率等级的卡, 某一其他模式应该提供包括 Class 0 在内的更低速率等级的卡。

4.13.1.7 在录制中给插入 FAT 升级的考虑

图 4-51 示意了实时记录的 FAT 升级周期典型过程。FAT 升级能在任意 RU 访问中插入。FAT 升级有三个写操作组成。FAT1 和 FAT2 表示两个 FAT-表, 使用一个多块写命令完成一个 FAT-表。写 FAT 表能够开始于任何 512 字节边界地址, 16K 字节内任何大小。只有修改部分的 FAT 应该被写。DIR 表示通道写方向。一个方向通道应该在记录开始前创建, 在方向通道上, 只有修改部分应该被写 (512 字节)。FAT 写时间 (T_{FW}) 定义为 FAT 升级周期的三个写操作总和的时间。Host 通过插入一个 FAT 升级周期以序列能够计算降低性能。卡要求比应用性能 (P_a) 更高的卡性能 (P_c) 来插入 FAT 升级周期。注意, 3 个写操作的任意顺序都可以给 FAT 升级。图 4-51 示意了一个示例的顺序。




Figure 4-51: Typical Sequence of FAT Update

4.13.1.7.1 决定平均 Tfw 的测试条件

公式（4）定义了平均 FAT 写时间（Tfw（ave）），是 8 次 FAT 写周期的最大变化的平均值：

Average FAT Write Time: $T_{FW}(ave.) = \frac{\max(\sum_{i=1}^8 T_{FW}(i))}{8}$ (4)

4.13.1.7.2 最大 FAT 写时间

在一个 FAT 升级中，Host 不能给卡写数据。因此，Host 应该准备足够的 Buffer 用于保存临时数据。最大 FAT 写时间（Tfw(max)）是决定 Host 的 Buffer 大小的其中一个因子。在 8 次 FAT 写周期，Tfw（max）发生应该超过两次。在 Host Buffer 大小评估方式，参考速率等级定义执行指导书。

Maximum FAT Write Time: $T_{FW}(max.) \leq 750ms$ (5)

4.13.1.8 速率等级测试条件与要求

表 4-51 示意了测试速率等级的测试条件。速率等级 10 的卡应该支持高速模式（彭宁华注：50MHz 时钟）。更高的速率等级可能要求更高的频率和更大的 RU 大小。这些值给 Host 运行在最大速率的应用提供了余地。

Card Capacity		SDSC				SDHC
		~64MB	~256MB	~1GB	~2GB	~32GB
AU Size (max.)		512KB	1MB	2MB	4MB	
RU Size	Class2, 4	16KB			32KB	
	Class6	64KB				
	Class 10	Not Supported				512KB

Notes: Class 2 to 6 are measured at 20MHz in Default Speed Mode
Class 10 is measured at 40MHz in High Speed Mode

Table 4-51: Measurement Condition of Speed Class (SDSC and SDHC)

应用注意： 最小性能是在 100%的 SD 总线使用率下测试（在访问中，认为没有 Idle 时间）。因此，间隔的写卡降低性能。
--

4.13.1.9 每个速率等级的性能参数要求

表 4-52 定义了每个等级在测试条件下的参数要求。任何等级的所有的条件应该同时应用。任何有特定速率等级的卡应该满足更低等级的要求和条件。例如，Class 6 应该满足在 Class 4 的条件下 Class 4 性能要求。

	Pw min. [MB/sec]	Pm min. [MB/sec]	Pr min. [MB/sec]	T _{FW} (ave.) [ms]	T _{FW} (max.) [ms]	T _{FR} (4KB) max. [ms]
Class 2	2	1	2	100	750	12
Class 4	4	2	4	100	750	12
Class 6	6	3	6	100	750	12
Class 10	10	0	10	100	750	12

Table 4-52: Performance Requirements for Each Class (SDSC and SDHC)

Notes: T_{FR}(4KB) is changed from Version 2.00
Pm is not required in Class 10. (No fragmented AU can be used)

4.13.1.10 SD 文件系统要求

这个规格能被应用于 SD 文件系统格式化卡，其被文件系统规格版本 3.00 定义。要求包括和文

件系统规格版本 3.00 的附录 C 定义的格式化参数计算相一致。

此后，隐藏段的数量应该调整到最小数量，其满足推荐给数据区的边界单元。在 exFat 文件系统中，分配 BitMap 应该存储在 Cluster Heap 的第一个边界单元内。

4.13.2 SDXC 卡的速率等级规格

SDXC 卡定义了速率等级。虽然基本概念相似于 SDSC 和 SDHC 的速率等级，这里有几个不同。SD 速率等级的关键特征列举如下：

- (1) 用大于 4MB 的 5 值升级了有效 AU 大小。当一个 AU 大小大于 4MB 时，性能是在每个 4MB 子单元测试的。
- (2) RU 大小更大，对每个卡容量范围是共用的。
- (3) 速率等级性能只在给一个完全 Free 的 AU 顺序写的情形定义。搬运操作不支持。
- (4) 对于 SDXC 卡，FAT 升级过程是基于 exFAT 文件系统
- (5) 在数据流录制期间的升级 CI（连续信息，定义在文件系统规格书版本 3.00 的部分 2）过程被定义和支持。
- (6) 对于速率等级录制，速率等级控制命令（CMD20）被引入来优化卡的操作。

4.13.2.1 速率等级参数

4.13.2.1.1 AU

容量高达 2TB，UHS 高速接口要求更大的 AU 大小。

在 SDXC 卡，最大 AU 大小提高到 64MB。

为了 Record 数据流，一个速率等级的 Host 应该以 AU 为单元管理 Memory 区，只是用完全 Free 的 AU（0 碎片）来 Record 数据。

注意，所有大于 4MB 的 AU 大小是 4MB 的整数倍，性能是在一个 AU 的每个 4-MB 子单元上测试。

4.13.2.1.2 RU

SDXC 的 RU 定义和 SDSC 和 SDHC 相同。一个速率等级 Host 应该以 RU 为单位写数据。

RU 大小定义在表 4-53。相同的 RU 大小由于 Class2，4 和 6。对于 Class 10，RU 大小为取得更高的性能而变大。相同的 RU 大小应用贯穿了整个卡容量范围（32GB-2TB），只因每个性能等级而变化。

4.13.2.2 写性能

4.13.2.2.1 Pw 的测试

Pw 的测试在这样的场景，从一个完全 Free 的 AU 的 Top 到 Bottom，按 RU 为单元写数据。如何测试 Pw，这里有两种场合：

1. 如果 AU 大小等于或小于 4MB；
Pw 定义为整个 AU 的最小平均写性能。对于 SDSC 和 SDHC，是相同的定义。
2. 如果 AU 大小比 4MB 大（总是 4MB 的倍数）
Pw 定义为一个 AU 的每个 4MB 子单元的最小平均写性能。

图 4-52 示意了一个 AU 的 Pw 测试。在图中，测量 AU 的性能定义为 Pw1, Pw2...PwN 的最小值。卡的 Pw 定义为 Memory 区的所有 AU 的最小性能。

不管 AU 的大小，AU 是一个 Memory 区的大小，速率等级应该顺序地从顶到底按 Ru 单元写数据。




Figure 4-52: Measurement of P_w (AU size is larger than 4MB)

4.13.2.2.2 搬运性能

和 SDSC 和 SDHC 的速率等级相反，SDXC 不支持 P_m 。这意味着速率等级 Host 应该给一个完全 Free 的 AU 写数据，这样 SDXC 卡才能提供速率等级性能。在 SDXC 的 SD 状态中的 P_m 应该设置成 0。

应用注意：

不可写 Memory 数量和速率等级可写 Memory 数量可能不同。当速率等级性能要求时，速率等级 Host 能通过整合碎片，Free AU 来最大化可写 Memory 的数量。

4.13.2.3 读性能

SDXC 的读性能和 SDSC/SDHC 定义是相同的。 P_r 定义为 256 个 RU 的最小平均随机 RU 读性能。 P_r 应该大于或等于 P_w 。

T_{fr} (4KB) 定义为读 4KB 数据的最大时间。

4.13.2.4 FAT 升级

SDXC 的 FAT 升级几乎和 SDSC/SDHC 定义相同。只有数据类型和位置差异。在 SDXC 卡，FAT 升级周期包括了三个写操作。FAT，BitMap 和方向 Entry。FAT 从任何 512 字节边界地址写入，大小高达 16KB。BitMap 从任何 512 字节边界地址写入，大小在 1KB 到 16KB 间的任意大小。方向 Entry 应该在开始写录前创建，通过 512 字节块命令 (CMD24 或者 CMD25) 写入相同块。

平均和最大 FAT 写时间 ($T_{fw(ave)}$ 和 $T_{fw(max)}$) 和 SDSC/SDHC 的定义相同。平均 FAT 写时间定义为 8 次 FAT 写周期的最大平均值。

注意，速率等级 Host 可能在任何 RU 边界插入 FAT 升级。插入 FAT 升级不会影响 P_w 。

4.13.2.5 CI (连续信息) 升级

CI (连续信息) 是新结构，用于管理 exFAT 文件碎片。她是文件系统规格书版本 3.00 新定义的。在速率等级写录期间可以升级 CI。对 Host，创建 CI 是可选的。CI 升级的特别特征如下描述：

- CI 能在任何 RU 边界插入。CI 升级频率取决于 Host 的执行。

如果 Host 想尽量保护写录数据不受包括电源错误在内的任何错误破坏，Host 可以频繁地升级 CI。

- 一簇被分配给存储 CI，当它填满，新的簇分配。一个数据流写录的首次升级 CI 可以在一个存在的簇的任意点写入。在存在的簇填满后，一个新簇分配，所有后续的升级从开始到结尾的写入。

- 一个数据流写录中 CI 写入的地址可以变化。相同的地址可能被多次复写。当地址变化，在簇中，总是连续地提高。当一个 CI 簇填满了，新的簇分配，CI 的簇地址变化是随机的。（任何 Free 的簇可以分配）

SDXC 的速率等级规格书定义了 CI 升级过程和操作时间。这个过程相似于方向 Entry 升级。CI 总是通过 512-Byte 单块写（CMD24 或者 CMD25）写入，它的操作时间最大是 250ms。

注意插入 CI 升级不会影响 Pw。

应用注意：
推荐在速率等级写录完成后升级 CI。在这种场合，CI 升级在速率等级写录之外运行，Host 不需要像前面一样考虑它。

4.13.2.6 数据类型区别

在速率等级写录期间，几个类型的数据（数据流，FAT，BitMap，方向 Entry 和 CI）被 Host 写入。

为了满足等级性能，一个 SDXC 卡需要知道数据的类型，以便正确地处理它们。

例如，方向 Entry 和 CI 能区别于数据大小（总是吸入 512B）。所以卡存储它们在数据流的分开区。

FAT 的分配和 BitMap 用格式化参数定义，这些参数在文件系统规格是的部分 2 定义。

既然方向 Entry 和 CI 是通过 512-Byte 单块写（CMD24 或者 CMD25）写入，在用户数据区，它们应该用 CMD20（速率等级控制命令）来区分。

4.13.2.7 SDXC 的速率等级测试条件和要求

4.13.2.7.1 测试条件

SDXC 的速率等级测试条件定义在表 4-53。Class 10 卡在 Class6 的条件下满足 Class 6 性能。

Card Capacity		SDXC
		Over 32GB ~ 2TB
AU Size (max.)		64MB
Unit of Performance Measurement		4MB
RU Size	Class2, 4, 6	256KB
	Class 10	512KB

Notes: Class 2 to 6 are measured at 20MHz in Default Speed Mode
Class 10 is measured at 40MHz in High Speed Mode

Table 4-53 : Measurement Conditions of Speed Class (SDXC)

4.13.2.7.2 每一速率等级性能参数的要求

表 4-54 定义了测试条件下，每个等级的参数要求。

	Pw min. [MB/sec]	Pm min. [MB/sec]	Pr min. [MB/sec]	T _{FW} (ave.) [ms]	T _{FW} (max.) [ms]	T _{FR} (4KB) max. [ms]
Class 2	2	0	2	100	750	20
Class 4	4	0	4	100	750	20
Class 6	6	0	6	100	750	20
Class 10	10	0	10	100	750	20

Table 4-54: Performance Requirements for Each Class (SDXC)

4.13.2.7.3 SD 文件系统要求

这个应用给 SD 文件系统格式化卡的规格书是在文件系统规格书版本 3.00 中定义的。这要求和文件系统规格书 3.00 中定义的格式化参数计算是相一致的。

进一步，隐藏的段数应该调整为推荐给数据区的满足边界单元的最小数。在 exFAT 文件系统，分配 BitMap 应该存储在簇堆栈的第一个边界单元。

4.13.2.8 速率控制命令（CMD20）

CMD20 定义为优化卡操作，以支持速率等级写录。图 4-53 示意了 CMD20 的时序和参数定义。如果在 CMD20 的 Busy 周期发生任何错误，它将在下一个命令的 R1 响应中上报。Host 应该激发 CMD13 来 Check 错误的发生。

速率等级控制的参数控制了几个功能，这些功能帮助卡的支持和满足等级性能。
CMD20 的响应类型是 R1b。Busy 的最大标识周期取决于 SCC 的参数选择的功能。




Figure 4-53: Timing and Command Argument of CMD20

对于 SDXC 卡，支持 CMD20 是强制的，而对 SDHC 卡是可选的。

当接收标识开始写录功能的 CMD20 后的数据写录，SDXC 卡能满足等级性能。SDHC 卡没有 CMD20 能满足等级性能。

4.13.2.8.1 每个功能定义

(1) 开始写录

这个功能标识速率等级 Host 开始数据流写录。当卡接收标识了这个功能的 CMD20 时，卡标识 Busy 高达 1 秒以准备写录（无用数据收集，内部状态清楚，等等）。

(2) 创建方向

这个功能标识下面的写命令是方向 Entry 写。当卡接收标识了这个功能的 CMD20 时，卡认识到在数据流写录中，方向 Entry 写到下面写命令的地址参数中。方向应该按 512-Byte 单块写（CMD24 或者 CMD25）写入。给这个功能的 Busy 标识高达 10ms。

(3) 结束没有搬运的写录

这个功能标识速率等级 Host 结束数据流写录，不需要搬运在最后 AU 中的没有写区。当卡接收标识了这个功能的 CMD20 时，卡可以忽略复制最后 AU 的没写区的数据。Busy 标识高达 250ms。

当 Host 停止了数据流写录，激发这个功能对速率等级 Host 是可选的。

(4) 结束搬运的写录

这个功能标识速率等级 Host 结束数据流写录，需要搬运在最后 AU 中的没有写区。Busy 标识高达 250ms。当 Host 停止了数据流写录，激发这个功能对速率等级 Host 是可选的。

注意，Host 通过激发写命令来结束速率等级写录，写命令不兼容于速率等级规格书（例如，地址是随机地从前面的写操作跳开）。当 Host 结束写录，如果结束写录功能没有激发结束写录命令，卡应该搬运最后 AU 的没写区的数据。

4.13.2.8.2 速率等级 Host 的要求

这里有些要求给 Host 以支持 CMD20

- 如果 Host 写录数据给 SDXC 卡，其应该支持 CMD20 来标识开始写录
- 如果 Host 在写录中升级了 CI，在写录中升级方向 Entry 的开始时间之前，Host 应能够激发 CMD 来标识创建 DIR。创建 DIR 可以在开始写录前或后激发。
- Host 使用 CMD20 标识结束写录是可选的。

4.13.2.9 速率等级写录过程示例

图 4-54 示意了速率等级写录过程的示例。在图中，Host 通过 CMD20 标识开始写录功能来开始速率等级写录，结束或者通过 CMD20 标识结束写录功能，或者通过非速率等级写命令。在写录周期，允许写操作的限制如下：

1. 数据流写入一个或多个 RU
2. FAT 升级包括了三个写命令，FAT ($\leq 16\text{KB}$) + BitMap ($\leq 16\text{KB}$) + DIR (512B)
3. CI 升级包括了单块写 (512B，通过 CMD24 或者 CMD25)

如果在写录期间，Host 升级 CI，Host 应该激发 CMD20 标识创建 DIR，这样卡能够正确地区分 DIR 和 CI。




Figure 4-54: Example of Speed Class Recording

4.14 擦除超时计算

这个章节提供长擦除的指导和计算擦除超时值的一个方法。

4.14.1 擦除单元

速率等级规格书定义了一个新的 AU（分配单元）单元管理。擦除超时计算是基于 AU 定义的。SD 卡支持块擦除，但是 AU 部分（部分擦除 AU）花费比块擦除更多的时间。在这个场合，Host 应该在基于 AU 计算的超时结果上加 250ms。当开始和结束块在同一个部分擦除 AU 中，500ms 应该增加。

4.14.2 擦除时间特征的场景分析

图 4-55 示意了擦除特征图的示例，擦除 AU 数量对擦除时间。擦除时间起始于一个擦除命令启动的擦除一定数量的 AU 开始。假设擦除的运行是基于 AU，它的特征曲线近似于一条直线。图-55 中直线 A 演示了特征的一个示例。

红线标识了 Host 应该使用的擦除超时值。超时值可以用线 A 来决定。如果超时小于 1 秒，Host 应该使用 1 秒作为超时。如果超时超过 1 秒，Host 应该用线 A 决定的值。寄存器参数 N_{ERASE} ， T_{ERASE} 和 T_{OFFSET} 决定了直线的斜度。 T_{OFFSET} 同平行域上边移动来调整直线。卡厂家应该决定这些参数，所以直线总是大于任何 AU 的擦除时间。实际上擦除时间应该总是小于超时，直线斜度应该小于 3 秒每个 AU。




Figure 4-55: Example Erase Characteristics (Case 1 $T_{OFFSET}=0$)

在图 4-56 的直线 B 演示了擦除特征的另一个示例。红线标识的擦除时间值是 Host 应该使用的。既然超时大于 1 秒，红线和直线 B 是等同的。

一个 AU 的擦除时间应该少于 3 秒， T_{OFFSET} 主要用于调整一个 AU 的擦除超时。




Figure 4-56: Example Erase Characteristics (Case 2 $T_{OFFSET}=2$)

4.14.3 擦除大区域的方法

多个 AU 的擦除超时计算相对于实际擦除时间可能太大。擦除超时计算不精确，是因为计算超时包括了一个空白。每个 AU 的空白积累，导致大数量 AU 的超时计算结果将包括大量的空白。这样的计算是无意义的，因为空白范围可能按分钟排序。因此，一个小数量的 AU 应该在一次擦除。这使 Host 计算到有更小误差的更小超时。

应用注意：

当一个大区域被擦除，Host 应该将其在 AU 边界分成小区域，连续地使用小区域超时区擦除小区域。可能花费一个很长的时间来擦除一个大区域，所以 Host 应该告知用户擦除进度，否则，用户可能放弃擦除的执行。

4.14.4 擦除超时值用参数寄存器来计算

X 个 AU 擦除超时用公式（6）来计算。

$$\text{Erase Time-out of X AU} = \frac{T_{\text{ERASE}}}{N_{\text{ERASE}}} \cdot X + T_{\text{OFFSET}} \dots\dots\dots(6)$$

擦除超时由下面步骤决定：

- (1) 计算公式（6）
- (2) 如果（1）结果小于 1 秒，超时设置成 1 秒
- (3) 对于每个部分擦除 AU，在（2）的结果上应该加 250ms。当开始和结束块读在部分擦除 AU 中，在（2）的结果上应该加 500ms。

4.14.5 设置块数命令

CMD12 被用于停止多块读写操作。然而，CMD12 是时间相关的，控制时间去激发 CMD12 在恰当的时间是很困难的。像 UHS104 卡，时钟和数据间有大的延时变化，对于 Host 停止多块读/写操作，CMD23（**彭宁华注：设置块数命令**）替代 CMD12 是很有用的。Host 不需要控制 CMD12 的时间。这个命令以用于块长度一直为 512 字节的读写操作，而 SDSC 卡不支持这个命令。对于 UHS104 卡，CMD23 的支持是强制的。

支持 CMD23 是在 SCR 中定义的。CMD23 的响应是 R1，Busy 是不被标识的。

CMD23 在传输状态接收，对在 CMD23 之后的多块读/写命令有效（CMD18 或者 CMD25）。如果其他命令跟随在 CMD23，设置块大小被取消（包括 CMD13）。如果命令 CRC 错误发生，卡不会返回 CMD23 的 R1 响应。如果非法块数设置，超范围错误将标识在读写操作（例如，数据传输在用户区边界上停止）。如果在 CMD18 和 CMD25 操作中检测到了任何错误，Host 需要激发 CMD12。如果一个 CMD25 被放弃，数据传输数量少于之前 CMD23 标识的数据数据，那么没有写的 CMD23 定义的区域包含不定义的数据。如果传输的数据数量大于之前 CMD23 标识的数据数量，额外的数据不会写入。




Figure 4-57 : Set Block Count Command

5 卡的寄存器

在卡接口中 6 个寄存器定义：OCR，CID，CSD，RCA，DSR 和 SCR（彭宁华注，还有两个状态寄存器）。它们只有通过相应的命令才能被访问（见章节 4.7）。OCR，CID，CSD 和 SCR 寄存器搭载卡/内容的特殊信息，而 CRA 和 DSR 寄存器是配置寄存器，由于存储实际配置参数。

为了使能将来的扩展，在寄存器的保留位，卡应该返回 0。

5.1 OCR 寄存器

这个 32Bit 操作条件寄存器存储了卡的 Vdd 电压描述。另外，这个寄存器包括状态信息 Bit。如果卡上电过程完成，一个状态 Bit 置位。这个寄存器包括了另一个用于标识上电状态 Bit 置位后卡容量状态。OCR 寄存器应该由卡来执行。

这个 32Bit 操作条件寄存器存储了卡的 Vdd 电压描述。OCR 的 Bit7 是在双电压卡中新定义的，默认设置成 0。如果一个双电压卡没有接受 CMD8，OCR 的 Bit7 在响应中标识成 0，反之，设置成 1。

此外，这个寄存器包括 2 个其他状态位信息。

Bit 31——卡上电状态位，如果卡上电过程已经完成，这个状态位置位。

Bit 30——卡容量状态位，如果卡是 SDHC 卡，这个状态位置位。0 表示这个卡是 SDSC 卡。卡容量状态位在卡上电过程结束，卡的上电状态位置位后有效。Host 应该读这个状态位来鉴别 SDSC 或者 SDHC 卡。

OCR 寄存器应该由卡完成。

OCR bit position	OCR Fields Definition
0-3	reserved
4	reserved
5	reserved
6	reserved
7	Reserved for Low Voltage Range
8	reserved
9	reserved
10	reserved
11	reserved
12	reserved
13	reserved
14	reserved
15	2.7-2.8
16	2.8-2.9
17	2.9-3.0
18	3.0-3.1
19	3.1-3.2
20	3.2-3.3
21	3.3-3.4
22	3.4-3.5
23	3.5-3.6
24 ³	Switching to 1.8V Accepted (S18A)
25-29	reserved
30	Card Capacity Status (CCS) ¹
31	Card power up status bit (busy) ²

- 1) This bit is valid only when the card power up status bit is set.
2) This bit is set to LOW if the card has not finished the power up routine.
3) Only UHS-I card supports this bit.

Table 5-1: OCR Register Definition

支持电压范围的编码如表 5-1 所示。如果响应的 Bit 是 0，这个电压范围不支持。只要卡在忙，对应的 Bit（31）设置成 Low。

5.2 CID 寄存器

卡的识别寄存器（CID）是一个 128Bit 宽度。其包括了卡的鉴别信息，其用于在卡的鉴别相中。每一个读/写（RW）卡应该有一个唯一的鉴别号。CID 寄存器的结构如下图定义：

Name	Field	Width	CID-slice
Manufacturer ID	MID	8	[127:120]
OEM/Application ID	OID	16	[119:104]
Product name	PNM	40	[103:64]
Product revision	PRV	8	[63:56]
Product serial number	PSN	32	[55:24]
reserved	--	4	[23:20]
Manufacturing date	MDT	12	[19:8]
CRC7 checksum	CRC	7	[7:1]
not used, always 1	-	1	[0:0]

Table 5-2: The CID Fields

- **MID**
一个 8-Bit 二进制号表示卡厂家。MID 号由 SD-3C, LLC（彭宁华注：松下，闪迪和东芝成立的公司）控制，定义和分配给 SD 卡厂家。这个过程的创建以保证 CID 寄存器的唯一性。
- **OID**
一个 2 字符 ASCII 字符串，用以定义卡的 OEM 和/或者卡内容（ROM 或者 Flash 卡来作为一个发布媒介）。OID 号由 SD-3C, LLC（彭宁华注：松下，闪迪和东芝成立的公司）控制，定义和分配给 SD 卡厂家。这个过程的创建以保证 CID 寄存器的唯一性。
注意：希望加工和/或者贩卖 SD 的 SD-3C,LLC 授权公司包括但不限于 Flash 记忆卡，ROM，OTP，RAM 和 SDIO Combo 卡。
SD-3C, LLC 是由松下，闪迪和东芝公司成立的一个有限责任公司。
- **PNM**
产品名是一个 5 个 ASCII 码的字符串
- **PRV**
产品版本是由两个二进制编码的十进制（BCD）数字，四个 Bit 一个，代表一个“n.m”。“n”是最高有效的半位元组，“m”是最小有效的半位元组。
例如，给产品版本“6.2”PRV 值域为：0110 0010b
- **PSN**
这是一个 32bit 的二进制数。
- **MDT**
厂家日期由两个 16 进制数据组成，一个 8bit 代表年份（y），另外 4bit 代表月份（m）。
“m”域是月份码。1=一月份。
“y”域是年份码。0=2000。
例如，产品日期“April 2001”的日期的二进制值为：00000001 0100。
- **CRC**
CRC7 校验和（7bit），这是像章节 4.5 描述而计算的 CID 内容的校验和。

5.3 CSD 寄存器

卡特殊数据寄存器提供关于访问卡的内容信息。CSD 定义数据格式，错误校准类型，最大数据访问时间，是否 DSR 寄存器可用，等等。寄存器可编程部分（见下，用 W 或 E 标识了 Entry）能通过 CMD27 修改。下表中 Entry 的类型编码如下：R=可读的，W(1)=一次可写的，W=多次可写的。

5.3.1 CSD_Structure

CSD 的结构域取决于物理层规格书版本和卡容量而不同。

CSD 寄存器的 CSD_Structure 域标识了结构版本。

表 5-3 显示了相关 CSD 结构的版本号。

CSD_STRUCTURE	CSD structure version	Card Capacity
0	CSD Version 1.0	Standard Capacity
1	CSD Version 2.0	High Capacity and Extended Capacity
2-3	reserved	

Table 5-3: CSD Register Structure

5.3.2 CSD 寄存器 (CSD Version 1.0)

Name	Field	Width	Value	Cell Type	CSD-slice
CSD structure	CSD_STRUCTURE	2	00b	R	[127:126]
reserved	-	6	00 0000b	R	[125:120]
data read access-time-1	TAAC	8	xxh	R	[119:112]
data read access-time-2 in CLK cycles (NSAC*100)	NSAC	8	xxh	R	[111:104]
max. data transfer rate	TRAN_SPEED	8	32h or 5Ah	R	[103:96]
card command classes	CCC	12	01x11011010101b	R	[95:84]
max. read data block length	READ_BL_LEN	4	xh	R	[83:80]
partial blocks for read allowed	READ_BL_PARTIAL	1	1b	R	[79:79]
write block misalignment	WRITE_BLK_MISALIGN	1	xb	R	[78:78]
read block misalignment	READ_BLK_MISALIGN	1	xb	R	[77:77]
DSR implemented	DSR_IMP	1	xb	R	[76:76]
reserved	-	2	00b	R	[75:74]
device size	C_SIZE	12	xxxh	R	[73:62]
max. read current @VDD min	VDD_R_CURR_MIN	3	xxxb	R	[61:59]
max. read current @VDD max	VDD_R_CURR_MAX	3	xxxb	R	[58:56]
max. write current @VDD min	VDD_W_CURR_MIN	3	xxxb	R	[55:53]
max. write current @VDD max	VDD_W_CURR_MAX	3	xxxb	R	[52:50]
device size multiplier	C_SIZE_MULT	3	xxxb	R	[49:47]
erase single block enable	ERASE_BLK_EN	1	xb	R	[46:46]
erase sector size	SECTOR_SIZE	7	xxxxxxxb	R	[45:39]
write protect group size	WP_GRP_SIZE	7	xxxxxxxb	R	[38:32]
write protect group enable	WP_GRP_ENABLE	1	xb	R	[31:31]
reserved (Do not use)		2	00b	R	[30:29]
write speed factor	R2W_FACTOR	3	xxxb	R	[28:26]
max. write data block length	WRITE_BL_LEN	4	xxxxb	R	[25:22]
partial blocks for write allowed	WRITE_BL_PARTIAL	1	xb	R	[21:21]
reserved	-	5	00000b	R	[20:16]
File format group	FILE_FORMAT_GRP	1	xb	R/W(1)	[15:15]
copy flag	COPY	1	xb	R/W(1)	[14:14]
permanent write protection	PERM_WRITE_PROTECT	1	xb	R/W(1)	[13:13]
temporary write protection	TMP_WRITE_PROTECT	1	xb	R/W	[12:12]
File format	FILE_FORMAT	2	xxb	R/W(1)	[11:10]
reserved		2	00b	R/W	[9:8]
CRC	CRC	7	xxxxxxxb	R/W	[7:1]
not used, always '1'	-	1	1b	-	[0:0]

Table 5-4: The CSD Register Fields (CSD Version 1.0)

下面章节是描述 CSD 和相关数据类型。如果没有明确定义，所有的 Bit 串都解释成从左边第一个 Bit 开始的二进制编码。

- Taac

定义数据访问时间的异步部分。

TAAC bit position	code
2:0	time unit 0=1ns, 1=10ns, 2=100ns, 3=1μs, 4=10μs, 5=100μs, 6=1ms, 7=10ms
6:3	time value 0=reserved, 1=1.0, 2=1.2, 3=1.3, 4=1.5, 5=2.0, 6=2.5, 7=3.0, 8=3.5, 9=4.0, A=4.5, B=5.0, C=5.5, D=6.0, E=7.0, F=8.0
7	reserved

Table 5-5: TAAC Access Time Definition

- NSAC

定义数据访问时间的时钟决定因子的最差情况。NSAC 的单位是 100 个时钟周期。因此，数据访问时间的时钟决定因子的最大值是 25.5K 时钟周期。

在表 4-49 表达的整个访问时间是 Taac 和 NSAC 的总和。其应该通过 Host 用实际时钟速率计算。读访问时间应该解释为数据块或者数据流的第一个数据 Bit 的典型延时。

- Tran_Speed

下面定义了每个数据信号线的最大数据传输速率——Tran_Speed。

TRAN_SPEED bit	code
2:0	transfer rate unit 0=100kbit/s, 1=1Mbit/s, 2=10Mbit/s, 3=100Mbit/s, 4... 7=reserved
6:3	time value 0=reserved, 1=1.0, 2=1.2, 3=1.3, 4=1.5, 5=2.0, 6=2.5, 7=3.0, 8=3.5, 9=4.0, A=4.5, B=5.0, C=5.5, D=6.0, E=7.0, F=8.0
7	reserved

Table 5-6: Maximum Data Transfer Rate Definition

注意，对于当前的 SD 卡，这个域应该总是为 0_0110_010b (032h)，其等于 25MHz——SD 卡的强制最大操作时钟频率。

在高速模式，这个域应该总是 0_1011_010b (05Ah)，其等于 50MHz，当时序模式通过 CMD6 或者 CMD0 命令返回到默认状态，这个值将为 032h。

- CCC

SD 卡的命令组分成几个子集（命令分类）。卡命令组寄存器 CCC 定义了此卡的那些命令组可以支持。一个 CCC Bit 为 1 的值表示对应的命令组是支持的。对于命令组定义，参考表 4-20。

CCC bit	Supported card command class
0	class 0
1	class 1
.....	
11	class 11

Table 5-7: Supported Card Command Classes

- Read_BL_Len

最大读数据块长度如 $2^{\text{READ_BL_LEN}}$ 来计算。因此，最大块长度可能在范围 512...2048 个字节（见章节 4.11 获取详细信息）。注意，在一个 SD 卡中，Write_BL_Len 总是等于 Read_BL_Len。

READ_BL_LEN	Block length
0-8	reserved
9	$2^9 = 512$ Bytes
10	$2^{10} = 1024$ Bytes
11	$2^{11} = 2048$ Bytes
12-15	reserved

Table 5-8: Data Block Length

- Read_BL_Partial（在 SD 中总是为 1）

在 SD 卡，部分块读总是被允许的。意味着更小的块也能被使用。最小块大小是一个字节。

- Write_BLK_Misalign

定义一个命令的数据块写是否延伸超过 Memory 设备的一个物理块。Memory 块大小定义在 Write_BL_Len。

Write_BLK_Misalign=0 表示穿越物料块边界是无效的；

Write_BLK_Misalign=1 表示穿越物料块边界是允许的。

- Read_BLK_Misalign

定义一个命令的数据块读是否延伸超过 Memory 设备的一个物理块。Memory 块大小定义在 Read_BL_Len。

Read_BLK_Misalign=0 表示穿越物料块边界是无效的；

Read_BLK_Misalign=1 表示穿越物料块边界是允许的。

- DSR_IMP

定义可配置的驱动阶段是否集成在卡中。如果设置，一个驱动阶段寄存器（DSR）应该完成（见章节 5.5）。

DSR_IMP	DSR type
0	no DSR implemented
1	DSR implemented

Table 5-9: DSR Implementation Code Table

- C_SIZE

这个参数用于计算用户数据卡容量（不包括安全保护区）。卡的容量通过 C_SIZE, C_SIZE_Mult 和 Read_BL_Len 来计算，如下：

$$\text{memory capacity} = \text{BLOCKNR} * \text{BLOCK_LEN}$$

Where

$$\text{BLOCKNR} = (\text{C_SIZE} + 1) * \text{MULT}$$

$$\text{MULT} = 2^{\text{C_SIZE_MULT}+2} \quad (\text{C_SIZE_MULT} < 8)$$

$$\text{BLOCK_LEN} = 2^{\text{READ_BL_LEN}}, \quad (\text{READ_BL_LEN} < 12)$$

为了标识 2G 字节的卡，Block_Len 应该为 1024 Byte。

因此，最大卡容量能编码成 $4096 \times 512 \times 1024 = 2\text{G Byte}$ 。

示例：一个 Block_Len=512 字节的 32 M Byte 卡可以通过 C_SIZE_Mult=3 和 C_Size=2000 来编码。

SDSC 卡的最大数据区大小是 4,153,344 段（2028MB）。

- Vdd_R_Curr_min, Vdd_W_Curr_Min

在最小供电 VDD 下，读和写的最大电流如下编码：

VDD_R_CURR_MIN VDD_W_CURR_MIN	Code for Current Consumption @ VDD
2:0	0=0.5mA; 1=1mA; 2=5mA; 3=10mA; 4=25mA; 5=35mA; 6=60mA; 7=100mA

Table 5-10: V_{DD, min} Current Consumption

- Vdd_R_Curr_Max, Vdd_W_Curr_Max

在最大供电 VDD 下，读和写的最大电流如下编码：

VDD_R_CURR_MAX VDD_W_CURR_MAX	Code for Current Consumption @ VDD
2:0	0=1mA; 1=5mA; 2=10mA; 3=25mA; 4=35mA; 5=45mA; 6=80mA; 7=200mA

Table 5-11: V_{DD, max} Current Consumption

- C_Size_Mult

这个参数是用于编码计算整个设备大小的因子 Mult(见‘C_Size’)。Mult 因子如 $2^{\text{C_SIZE_MULT}+2}$ 定义。

C_SIZE_MULT	MULT
0	$2^2 = 4$
1	$2^3 = 8$
2	$2^4 = 16$
3	$2^5 = 32$
4	$2^6 = 64$
5	$2^7 = 128$
6	$2^8 = 256$
7	$2^9 = 512$

Table 5-12: Multiply Factor for the Device Size

- Erase_Blk_En

Erase_Blk_En 定义要擦除的数据单元的颗粒度。擦除操作能擦除或者 1/多个的 512 字节的单元，或者 1/多个 Sector_Size 定义的单元（或者段）（见下面定义）。

如果 Erase_Blk_En=0，Host 能擦除一块或者多块 Sector_Size 的单元。擦除开始于包含了开始地址的段开始，到包含了结束地址的段结束。例如，如果 Sector_Size=31，Host 设置擦除开始地址为 5，擦除结束地址为 40，物理块从 0 到 63 将被擦除，如图 5-1 所示。**（彭宁华注：5/(31+1)=0 Sector；40/(31+1)=1 Sector。地址还是块地址。）**




Figure 5-1: ERASE_BLK_EN = 0 Example

如果 Erase_Blk_En=1，Host 能擦除一块或者多块 512 字节的单元。从开始地址到结束地址的所有块被擦除。例如，如果 Sector_Size=31，Host 设置擦除开始地址为 5，擦除结束地址为 40，物理块从 5 到 40 将被擦除，如图 5-2 所示。




Figure 5-2: ERASE_BLK_EN = 1 Example

- Sector_Size
一个可擦除段的大小，这个寄存器内容是一个 7-Bit 二进制编码值，定义写块（见 Write_BL_Len）数量。实际上大小是通过此数加 1 来计算的。0 值表示一个写块，127 表示 128 个写块。
- Wp_Grp_Size
写保护组大小。这个寄存器内容是一个 7-Bit 的二进制编码值，定义了擦除段的数量（见 Sector_Size）。实际上大小是通过此数加 1 来计算的。0 值表示一个写块，127 表示 128 个写块。
- Wp_Grp_Enable
0 值表示没有写保护组可能。
- R2W_Factor
定义典型的块编程时间作为多块读访问时间。下表定义了域格式。

R2W_FACTOR	Multiples of read access time
0	1
1	2 (write half as fast as read)
2	4
3	8
4	16
5	32
6,7	reserved

Table 5-13: R2W_FACTOR

- Write_BL_Len

最大写数据块如 $2^{\text{WRITE_BL_LEN}}$ 计算。因此，最大块长度可能在范围 512...2048 个字节（见章节 4.11 获取详细信息）。512 字节的 Write_BL_Len 一直是支持的。注意，在一个 SD 卡中，Write_BL_Len 总是等于 Read_BL_Len。

WRITE_BL_LEN	Block Length
0-8	reserved
9	$2^9 = 512$ bytes
10	$2^{10} = 1024$ Bytes
11	$2^{11} = 2048$ Bytes
12-15	reserved

Table 5-14: Data Block Length

- Write_Bl_Partial

定义在块写命令中是否可以使用部分块大小。

Write_Bl_partial=0 表示只有 Write_BL_Len 块大小和其部分衍生，以 512 字节为单元的精度，能用于基于块的数据写。

Write_Bl_partial=1 表示更小的块也能够用。最小的块大小是一个字节。

- File_Format_Grp

指示选中组的文件格式化。对于 ROM，这个域是只读。这个域的使用在表 5-15 所示（见 File_format）。

- Copy

定义内容是原始的（=0）或者已经复制（=1）。设置这个 Bit 为 1，标识卡的内容是复制的。除了 ROM，Copy Bit 是一次性可编程 Bit。

- Perm_Write_Protect

永久地保护整卡内容防止复写或者擦除（对于此卡，所有的写和擦除命令是永久性地禁止）。例如，默认值是 0，不永久性地写保护。

- Tmp_Write_Protect

临时地保护整卡内容防止复写或者擦除（对于此卡，所有的写和擦除命令是临时性地禁止）。这个 Bit 能设置和复位。例如，默认值是 0，不永久性地写保护。

- File_Format

标识卡上的文件格式化。对 ROM，这个域是只读。定义了下面的格式化：

FILE_FORMAT_GRP	FILE_FORMAT	Type
0	0	Hard disk-like file system with partition table
0	1	DOS FAT (floppy-like) with boot sector only (no partition table)
0	2	Universal File Format
0	3	Others/Unknown
1	0, 1, 2, 3	Reserved

Table 5-15: File Formats

一个更详细的描述在文件系统规格书中给出。

- CRC

CRC 域是给 CSD 寄存器内容的校验和。根据章节 4.5 来计算。对于任何 CSD 修改，通过 Host 来重新计算校验和。默认是对应于初始化 CSD 的内容。

5.3.3 CSD 寄存器 (CSD 版本 2.0)

表 5-16 示意了定义给 SDHC 和 SDXC 卡的 CSD 版本 2.0。

下面章节描述了 CSD 域和给 SDHC 卡的相关数据类型。

CSD 版本 2.0 只可以应用给 SDHC 卡。圆括号的域名是设置成固定值的，标识 Host 不需要去参考这些域。固定值是 Host 能够保持兼容 CSD 版本 1.0。下表中单元的类型编码如下：R=可读的，W(1)=一次可写的，W=多次可写的。

Name	Field	Width	Value	Cell Type	CSD-slice
CSD structure	CSD_STRUCTURE	2	01b	R	[127:126]
reserved	-	6	00 0000b	R	[125:120]
data read access-time	(TAAC)	8	0Eh	R	[119:112]
data read access-time in CLK cycles (NSAC*100)	(NSAC)	8	00h	R	[111:104]
max. data transfer rate	(TRAN_SPEED)	8	32h, 5Ah, 0Bh or 2Bh	R	[103:96]
card command classes	CCC	12	01x110110101b	R	[95:84]
max. read data block length	(READ_BL_LEN)	4	9	R	[83:80]
partial blocks for read allowed	(READ_BL_PARTIAL)	1	0	R	[79:79]
write block misalignment	(WRITE_BLK_MISALIGN)	1	0	R	[78:78]
read block misalignment	(READ_BLK_MISALIGN)	1	0	R	[77:77]
DSR implemented	DSR_IMP	1	x	R	[76:76]
reserved	-	6	00 0000b	R	[75:70]
device size	C_SIZE	22	xxxxxxh	R	[69:48]
reserved	-	1	0	R	[47:47]
erase single block enable	(ERASE_BLK_EN)	1	1	R	[46:46]
erase sector size	(SECTOR_SIZE)	7	7Fh	R	[45:39]
write protect group size	(WP_GRP_SIZE)	7	0000000b	R	[38:32]
write protect group enable	(WP_GRP_ENABLE)	1	0	R	[31:31]
reserved	-	2	00b	R	[30:29]
write speed factor	(R2W_FACTOR)	3	010b	R	[28:26]
max. write data block length	(WRITE_BL_LEN)	4	9	R	[25:22]
partial blocks for write allowed	(WRITE_BL_PARTIAL)	1	0	R	[21:21]
reserved	-	5	00000b	R	[20:16]

File format group	(FILE_FORMAT_GRP)	1	0	R	[15:15]
copy flag	COPY	1	x	R/W(1)	[14:14]
permanent write protection	PERM_WRITE_PROTECT	1	x	R/W(1)	[13:13]
temporary write protection	TMP_WRITE_PROTECT	1	x	R/W	[12:12]
File format	(FILE_FORMAT)	2	00b	R	[11:10]
reserved	-	2	00b	R	[9:8]
CRC	CRC	7	xxxxxxb	R/W	[7:1]
not used, always '1'	-	1	1	-	[0:0]

Table 5-16: The CSD Register Fields (CSD Version 2.0)

- **Taac**
这个域固定为 0Eh，表示 1ms。Host 不应该使用 Taac，NSAC 和 R2W_Factor 来计算超时，应该给读写操作使用固定超时值（见 4.6.2）
- **NSAC**
这个域固定为 00h。NSAC 不应该被用于计算超时值。
- **Tran_Speed**
这个域的定义相同于 CSD 寄存器版本 1.0。
对于 SDR50 和 DDR50 模式，UHS50 卡设置 Tran_Speed 为 0Bh（100Mbit/sec）。
UHS104 卡设置 Tran_Speed 为 2Bh（200Mbit/sec）。
- **CCC**
这个域的定义相同于 CSD 寄存器版本 1.0。
- **Read_BL_Len**
这个域固定为 9h，表示 Read_BL_Len=512 字节。
- **Read_BL_Partial**
这个域固定为 0，表示部分块读是禁止的，只有块访问是允许的。
- **Write_BLK_Misalign**
这个域固定为 0，表示在 SDHC 卡中穿越物料块边界总是禁止的；
- **Read_BLK_Misalign**
这个域固定为 0，表示在 SDHC 卡中穿越物料块边界总是禁止的；
- **DSR_IMP**
这个域的定义相同于 CSD 寄存器版本 1.0。
- **C_SIZE**
这个域扩展到 22Bit，能够表示高达 2TB（类似于用 32Bit 的块地址定义的最大 Memory 空间）。
这个参数用于计算用户数据卡容量（不包括安全保护区）。卡的容量通过 C_SIZE，C_SIZE_Mult 和 Read_BL_Len 来计算，如下：

$$\text{memory capacity} = (\text{C_SIZE} + 1) * 512\text{K byte}$$

SDHC 卡的最小用户区大小是 4,211,712 段（2,056,5MB）。

版本 2.0 的 SDHC 卡 C_Size 的最小值是 001010h（4112）。

SDXC 卡的最小用户区大小是 67,108,864 段（32GB）。

版本 2.0 的 SDHC 卡 C_Size 的最小值是 00FFFFh（65535）。

- **Erase_Blkc_En**
这个域固定为 1，表示 Host 能擦除 1 或者多个 512 字节的单元。
- **Sector_Size**
这个域固定为 7Fh，表示 64Kbyte。这个值和擦除操作无关。SDHC 和 SDXC 卡用 AU 大小标识 Memory 边界，这个域不应该使用。

- **Wp_Grp_Size**
这个域固定为 0，SDHC 卡不支持写保护组。
- **Wp_Grp_Enable**
这个域固定为 0，SDHC 卡不支持写保护组。
- **R2W_Factor**
这个域固定为 2h，表示 4 倍。写超时通过读访问时间乘以 R2W_Factor 来计算。Host 不应该使用这个因子，应该使用 250ms 给写超时（见 4.6.2 章节）。
- **Write_BL_Len**
这个域固定为 9h，表示 Read_BL_Len=512 字节。
- **Write_Bl_Partial**
这个域固定为 0，表示部分块写是禁止的，只有块访问是允许的。
- **File_Format_Grp**
这个域设置为 0，Host 不能使用这个域。
- **Copy**
这个域的定义相同于 CSD 寄存器版本 1.0。
- **Perm_Write_Protect**
这个域的定义相同于 CSD 寄存器版本 1.0。
- **Tmp_Write_Protect**
这个域的定义相同于 CSD 寄存器版本 1.0。
- **File_Format**
这个域设置为 0，Host 不能使用这个域。
- **CRC**
这个域的定义相同于 CSD 寄存器版本 1.0。

5.4 RCA 寄存器

可写的 16-Bit 相关卡地址寄存器存放卡地址，地址是在初始化期间卡发布的。这个地址用在卡鉴别过程后的寻址 Host-通讯。RCA 寄存器的默认值是 0x0000。0x0000 值是保留给使用 CMD7 设置卡进入 Stand_by 状态的。

5.5 DSR 寄存器（可选）

16-Bit 驱动阶段寄存器在章节 6.5 中详细描述。它可选地用于提高总线性能给扩展操作条件（取决于像总线长度，传输速率和卡数参数）。CSD 寄存器有关于 DSR 寄存器的使用信息。DSR 寄存器的默认值是 0x404。

5.6 SCR 寄存器

除了 CSD 寄存器，这里有另一个名叫 SD 卡配置寄存器（SCR）的配置寄存器。SCR 提供 SD 上的配置给卡的特殊特征信息。SCR 寄存器是 64Bit 的大小。这个寄存器应该有 SD 卡厂家在工厂中设置。

下表描述了 SCR 寄存器的内容。

Description	Field	Width	Cell Type	SCR Slice
SCR Structure	SCR_STRUCTURE	4	R	[63:60]
SD Memory Card - Spec. Version	SD_SPEC	4	R	[59:56]
data_status_after erases	DATA_STAT_AFTER_ERASE	1	R	[55:55]
SD Security Support	SD_SECURITY	3	R	[54:52]
DAT Bus widths supported	SD_BUS_WIDTHS	4	R	[51:48]
Spec. Version 3.00 or higher	SD_SPEC3	1	R	[47]
Reserved		13		[46:34]
Command Support bits	CMD_SUPPORT	14	R	[33:32]
reserved for manufacturer usage	-	32	R	[31:0]

Table 5-17: The SCR Fields

SCR_STRUCTURE	SCR structure version	SD Physical Layer Specification Version
0	SCR version 1.0	Version 1.01-3.00
1-15	reserved	

Table 5-18: SCR Register Structure Version

- SD_SPEC
描述卡支持的物理层规格书版本。

SD_SPEC	Physical Layer Specification Version Number
0	Version 1.0 and 1.01
1	Version 1.10
2	Version 2.00 or Version 3.00 (Refer to SD_SPEC3)
3-15	reserved

Table 5-19: Physical Layer Specification Version

- SD_SPEC3

SD_SPEC	SD_SPEC3	Physical Layer Specification Version Number
2	0	Version 2.00
2	1	Version 3.00

应用注意：

识别物理层规格书版本的 Host 也应该识别将来版本。下一版本将定义在 SD SPEC 域。

卡厂家决定 SD_SPEC 值通过下面条件标识。对于每一版本，所有条件应该满足。其他组合条件不允许。

- 版本 1.0.1 卡要求（SD_SPEC 设置成 0）
 - （1）卡不支持 CMD6
 - （2）卡不支持 CMD8
 - （3）用户区容量应高达 2GB
- 版本 1.1.0 卡要求（SD_SPEC 设置成 1）
 - （1）卡支持 CMD6
 - （2）卡不支持 CMD8

- (3) 用户区容量应高达 2GB
- 版本 2.00 卡要求 (SD_SPEC 设置成 2)
 - (1) 卡支持 CMD6
 - (2) 卡支持 CMD8
 - (3) 卡支持 CMD42
 - (4) SDHC 卡应该支持速率等级
 - (5) 用户区容量应高达 32GB
- 版本 3.00 卡要求 (SD_SPEC 设置成 3)
 - (1) 卡支持 CMD6
 - (2) 卡支持 CMD8
 - (3) 卡支持 CMD42
 - (4) SDHC 或 SDXC 卡应该支持速率等级
 - (5) 用户区容量应高达 2TB

应用注意:

当确认 SCR 的 SD_SPEC 版本时, Host 应该不要忘记将来可能定义更高版本的 SD_SPEC。保持对将来版本的兼容性是很重要的。

- Data_Stat_After_Erase
定义擦除后数据状态是 0 还是 1 (状态取决于卡厂家)。
- SD_Security
描述卡支持的安全规格书版本号。

SD_SECURITY	Security Specification Version
0	no security
1	Not used
2	Version 1.01
3	Version 2.00
4	Version 3.00
5 - 7	reserved

Table 5-20: SD Supported Security Algorithm

注意, 对于一个正规可写 SD 卡, 支持安全协议是强制的。对于 ROM (只读) 和 OTP (一次可编程) 类型的 SD 卡, 安全特征是可选的。在 SDSC 卡, 这个域应该设置成 2 (版本 1.0.1)。在 SDHC 卡, 这个域应该设置成 3 (版本 2.00)。

- SD_Bus_Widths
描述卡支持的所有数据总线宽度。

SD_BUS_WIDTHS	Supported Bus Widths
Bit 0	1 bit (DAT0)
Bit 1	reserved
Bit 2	4 bit (DAT0-3)
Bit 3	reserved

Table 5-21: SD Memory Card Supported Bus Widths

既然 SD 至少应该支持 2 中总线模式 1-Bit 或者 4-Bit 宽度，那么任何 SD 卡应该至少设置 Bit0 和 2 (SD_Bus_Width= “0101”)。

- Cmd_Support
SCR 的 Bit 45-32 定义了支持的新命令

SCR Bit	Support Command	Command	CCC	Remark
33	Set Block Count	CMD23	2, 4	Mandatory for UHS104 card
32	Speed Class Control	CMD20	2, 4	Mandatory for SDXC card

Table 5-22 : Command Support Bits

6 SD 卡硬件接口

SD 卡接口有 6 根通讯信号和三根电源线：

- CMD：命令信号是双向信号线。Host 和卡驱动在 Push-Pull 方式
- Dat0-3：Data 信号是双向信号线。Host 和卡驱动在 Push-Pull 方式
- CLK：时钟是 Host 给卡的信号。其运行在 Push-Pull 方式
- Vdd：给所有卡的供电
- Vss1,Vss2：两个地信号线

除了那些连接到卡内部电路的信号，这里有两个写保护/卡检查开关的触点，他们作为插槽的一部分。这些触点不是强制的，但是如果它们存在，它们应该如下图给出去连接。

当 Dat3 用于卡检测，给 Dat3 的 Rdat 应该不连接，另一个电阻应该连接到地。




Figure 6-1: Bus Circuitry Diagram

Rdat 和 Rcmd 是上拉电阻，当没有卡插入，或者当所有的卡驱动在高阻态时，上拉电阻防止 CMD 和 Dat 信号线浮空。

Host 应该通过 Rdat 上拉所有 Dat0-3，即使是 Host 使用 SD 卡在 SD 模式为 1-Bit 模式。同样，在 SPI 模式，Host 应该上拉所有“RSV”信号，即使是它们没有用。

Rwp 使用写保护/卡检测开关。

参考章节 6.6 获取期间值和条件。

应用注意：

如果 Host 使用去耦电容在电源信号线上，来减少热插拔产生的浪涌电流的影响，参考附录 E.1 获取更详细信息。

6.1 热插拔

在热插入期间，为了保证卡 Pin 脚连接的正确顺序，特定热插入能力的卡连接器，或者 Host 侧自动轮询检测（或者一些相似的机制）的使用是强制的（参考机械附录）。

即使在电源（Vdd）上电时，通过插拔卡到 SD 卡总线上，卡不应该破坏。数据传输操作是用 CRC 校验码保护的，因此，卡插拔导致的任何 Bit 变化都能被 Host 检测到。

当 CLK 运行在时钟频率 F_{pp} （彭宁华注：传输状态时钟）插入的卡也应该正确复位。每个卡应该有电源保护，以阻止卡（和 Host）被破坏。由于插拔导致的数据传输失败由 Host 来检测。通过应用来更正，应用可以重新激发命令。

6.2 卡检测（插入/拔出）

为了能给用户一个反馈指示，SD 卡系统应该完成卡插拔检测。一个方法是连接器生成一个卡检测信号。另一个方法是通过探测卡的 Pin 1（CD/Dat3 脚），检测其上拉电阻。这个和其他卡检测方案的详细描述在 Host 执行指导书中部分 H2 中给出。

6.3 电源保护（插入/拔出）

卡应该没有破坏地插入/拔出到/从总线上。如果一个电源 Pin（Vdd 或者 Vss）没有正确地址连接，那么电流通过一个数据信号 Draw 给卡供电。




Figure 6-2: Improper Power Supply

每个卡的输出应能承受两个供电的短路。




Figure 6-3: Short Circuit Protection

如果热插入特征在 Host 侧完成，那么 Host 应该承受一个 Vdd 和 Vss 间的持续的短路而没有破坏。

6.4 供电方案

SD 卡总线的供电方案在每个卡和 Host 的本地处理。

(彭宁华注：Power Up 指上电过程，Power On 指上电后的稳定状态。)

6.4.1 上电




Figure 6-4: Power-up Diagram

- ‘上电时间’ 定义为从 0 到 Vddmin 的电压上升时间（参考 6.6），取决于应用参数，如 SD 卡的最大数量，总线长度和供电单元的特性。
- ‘上电 RampUp 时间’ 提供时间给电源达到操作级别（Host 供电电压）和直到卡能接受第一个命令的等待时间。

- Host 应该供电给卡，这样在 250ms 内电压达到 Vdd_min，开始给 SD 卡供电至少 74 个 SD 时钟，保持 CMD 信号线高电平。在 SPI 模式场合，在 74 个时钟周期间，应保持高电平。
- 在上电（包括热插入，例如，当总线在运行时插入卡）后，卡进入 Idle 状态。在 SD 模式的 Host 时，CMD0 是不需要的（彭宁华注：卡上电后就是 Idle 状态）。在 SPI 模式的 Host 时，CMD0 应该是发送给卡的第一个命令。
- CMD8 是在物理层规格书版本 2.00 新加入以支持多电压范围，用于确认是否卡支持供电电压。版本 2.00 或者更高版本 Host 应该激发 CMD8，在卡初始化之前确认电压。不支持 CMD8 的 Host 应该提供高电压范围。
- ACMD41 是一个同步命令，用于协商操作电压范围和轮询卡，直到卡完成它们的上电过程。当 Host 系统连接多个卡，Host 应该 check 所有的卡满足供电电压。否则，Host 应该选择一个卡，初始它。

6.4.1.1 上电时间

物理层规格书版本 2.00 的图 6-4 没有描述复位电平。图 6-5 的修改应用于图 6-4。Host 在电源 RampUp 之前需要保持电源信号线电平小于 0.5V。超过 1ms。




Figure 6-5 : Change of Figure for Power Up

6.4.1.2 上电或者供电 Cycle

下面要求是给上电和供电 Cycle 的，以保证 SD 卡的可靠硬复位。

- (1) 电压电平应该小于 0.5V
- (2) 周期应该至少 1ms

6.4.1.3 供电 Ramp Up

供电 Ramp Up 时间定义为 0.5V 阈值电平到稳定在 Vdd_min 和 Vdd_max 间的操作供电的上电时间，Host 能提供 SDCLK。

下面是供电 Ramp Up 的要求：

- (1) 供电 Ramp Up 电压应该尽可能地单调上升
- (2) 最小 Ramp Up 时间应该为 0.1ms

(3) 对于 2.7~3.6V 供电, 最大 Ramp Up 时间应该为 35ms

6.4.2 下电和供电 Cycle

- 当 Host 关断电源, 卡的 Vdd 应该低于 0.5V 以下的最小时间为 1ms。在下电期间, Dat, CMD 和 CLK 应该断开或者由 Host 驱动为逻辑 0, 以避免操作电流通过信号线窜入的情况。
- 如果 Host 需要修改操作电压, 需要一个供电 Cycle。供电 Cycle 是下电, 再上电。对于访问已经处于 Inactive 状态的卡也需要供电 Cycle。为了实现一个供电 Cycle, Host 应该在卡上电前完成下电 (例如, 卡的 Vdd 应该一度小于 0.5V 的最小时间为 1ms)。

6.5 可编程卡输出驱动 (可选的)

SD 总线的每个信号线的总线电容是 Host 电容, 总线本身电容和每个插卡电容的总和。对于一个应用, Host 和总线电容和是固定的, 在不同的应用间是可能变化的; 一个应用使用不同的插卡, 卡的负载可能变化。

在下面, 为保证定义的最大时钟速率独立于拓扑结构和插卡数量, 对 Push-Pull 模式, 可编程卡输出驱动被描述成一个可选模式。

在 Push-Pull 模式的 Dat 和 CMD 的驱动阶段都有可编程的峰值电流驱动能力和编程的上下降时间。驱动阶段寄存器 (DSR) 包括了两个 8-Bit 锁存器。锁存器的内容是从接口传输速率需求和总线负载来计算出。

CMD 和 Dat 总线驱动包括一个前驱动阶段和一个互补驱动晶体管 (图 6-6)。前驱动阶段的输出上升和下降时间由 DSR1 寄存器设置, 决定了驱动阶段的速率。互补驱动晶体管用 DSR2 寄存器设置, 决定了驱动阶段的驱动电流能力和影响总线驱动的峰值电流消耗。正确组合这两个阶段可以优化总线性能。

表 6-1 定义了 DSR 寄存器的内容:

DSR1	7	6	5	4	3	2	1	0
$t_{\text{switch-on max}}$	reserved				5ns	20ns	100ns	500ns
$t_{\text{switch-on min}}$					2ns	10ns	50ns	200ns

DSR2	7	6	5	4	3	2	1	0
$i_{\text{peak min}}$	reserved				100mA	20mA	5mA	1mA
$i_{\text{peak max}}$					200mA	50mA	10mA	2mA
$t_{\text{rise typ}}$					5ns	20ns	100ns	500ns

Table 6-1: DSR Register Contents

DSR1 中时间定义输出驱动晶体管的 Switch-On 时间。在外部接口, 其以时钟和驱动阶段输出信号间的延时时间来测试。




Figure 6-6: SD Memory Card Bus Driver

对于特定操作范围（电压，温度）所有数据是有效的。任何 DSR1 和 DSR2 的组合 Bit 是可以编程的。DSR1 要满足时钟频率的要求来编程。 $f_{\text{clock}} = (2 t_{\text{switch-on max}})^{-1}$

DSR2 寄存器应该用要求的驱动大小来编程。正确驱动阶段选择提示是将来应用提示的一部分（见附录）。

6.6 3.3V 信号的总线操作条件

6.6.1 高电压范围的电平阈值

Parameter	Symbol	Min	Max	Unit	Remark
Supply Voltage	V_{DD}	2.7	3.6	V	
Output High Voltage	V_{OH}	$0.75 \cdot V_{DD}$		V	$I_{OH} = -2\text{mA } V_{DD \text{ min}}$
Output Low Voltage	V_{OL}		$0.125 \cdot V_{DD}$	V	$I_{OL} = 2\text{mA } V_{DD \text{ min}}$
Input High Voltage	V_{IH}	$0.625 \cdot V_{DD}$	$V_{DD} + 0.3$	V	
Input Low Voltage	V_{IL}	$V_{SS} - 0.3$	$0.25 \cdot V_{DD}$	V	
Power Up Time			250	ms	From 0V to $V_{DD \text{ min}}$

Table 6-2: Threshold Level for High Voltage

6.6.2 峰值电压和漏电流

Parameter	Symbol	Min	Max.	Unit	Remark
Peak voltage on all lines		-0.3	$V_{DD}+0.3$	V	
All Inputs					
Input Leakage Current		-10	10	μA	
All Outputs					
Output Leakage Current		-10	10	μA	

Table 6-3: Peak Voltage and Leakage Current

6.6.3 电流消耗

电流消耗在 1 秒钟取平均来测量。

- 第一个命令前：最大 15mA
- 在初始化期间：最大 100mA
- 在默认速率模式中操作：对于 SDSC 和 SDHC 卡，最大 100mA；对于 SDXC，100MA（XPC=0），或者 100MA（XPC=1）。（彭宁华注：SDXC 的 Power Control，见 ACMD41）
- 在高速模式操作：最大 200mA
- 在 UHS-I 模式操作：最大 400mA（UHS50，DDR50）或者 800mA（UHS104）
- 其他功能操作：最大 500mA

一些功能能够通过 CMD6 和 SDIO 来增加（例如，McEX，ASSD 和 Combo 卡）。Host 需要选择功能，这样整个选择功能的电流高达 500mA。在 UHS-I 卡，Host 不应同时地选择 UHS-I 模式和其他功能。

6.6.4 总线信号线负载

SD 总线的整个电容是 Host 电容 C_{host} ，总线自身电容 C_{bus} 和连接到此信号的卡的电容 C_{card} 的总和。

Total Bus Capacitance= $C_{host} + C_{bus} + N * C_{card}$ ——N 是连接的卡数

Parameter	Symbol	Min.	Max.	Unit	Remark
Pull-up resistance	R_{CMD} R_{DAT}	10	100	$k\Omega$	To prevent bus floating
Total bus capacitance for each signal line	C_L		40	pF	1 card $C_{HOST}+C_{BUS}$ shall not exceed 30 pF
Card capacitance for each signal pin	C_{CARD}		10	pF	
Maximum signal line inductance			16	nH	
Pull-up resistance inside card (pin1)	R_{DAT3}	10	90	$k\Omega$	May be used for card detection
Capacity Connected to Power Line	C_C		5	μF	To prevent inrush current

Table 6-4: Bus Operating Conditions - Signal Line's Load

注意：CMD 和 DAT 信号线的整个电容由 C_{host} ， V_{bus} 和一个 C_{card} 组成，因为它们是分开地连接到 SD 卡 Host。

Host 考虑每个信号的总总线电容是 C_{host} ， V_{bus} 和 C_{card} 的和，这些参数是通过每个信号定义的。Host 能够决定 C_{host} 和 C_{bus} ，这样整个总线电容小于卡的估算电容负载（ $CL=40pF$ ）。当整个总线电容值小于 CL 的最大值（40pF）时，SD 卡保证它的总线时序。

为了限制卡插入导致的浪涌电流， $V_{dd}-V_{ss}$ 间的卡最大电容值定义为 5 μF （参考附件 E.1）。

6.6.5 总线信号电平级别




Figure 6-7: Bus Signal Levels

为了满足 JEDEC 规格书 JESD8-1A 和 JESD9-7 的要求，对于任何运行电压范围的 V_{DD} ，卡的输入和输出电平应该在表 6-2 的定义范围内。

6.6.6 总线时序（默认）




Figure 6-8: Card Input Timing (Default Speed Card)




Figure 6-9: Card Output Timing (Default Speed Mode)

Parameter	Symbol	Min.	Max.	Unit	Remark
Clock CLK (All values are referred to min (V_{IH}) and max (V_{IL}),					
Clock frequency Data Transfer Mode	f_{PP}	0	25	MHz	$C_{CARD} \leq 10 \text{ pF (1 card)}$
Clock frequency Identification Mode	f_{OD}	0 ⁽¹⁾ /100	400	kHz	$C_{CARD} \leq 10 \text{ pF (1 card)}$
Clock low time	t_{WL}	10		ns	$C_{CARD} \leq 10 \text{ pF (1 card)}$
Clock high time	t_{WH}	10		ns	$C_{CARD} \leq 10 \text{ pF (1 card)}$
Clock rise time	t_{TLH}		10	ns	$C_{CARD} \leq 10 \text{ pF (1 card)}$
Clock fall time	t_{THL}		10	ns	$C_{CARD} \leq 10 \text{ pF (1 card)}$

Parameter	Symbol	Min.	Max.	Unit	Remark
Inputs CMD, DAT (referenced to CLK)					
Input set-up time	t_{ISU}	5		ns	$C_{CARD} \leq 10 \text{ pF (1 card)}$
Input hold time	t_{IH}	5		ns	$C_{CARD} \leq 10 \text{ pF (1 card)}$
Outputs CMD, DAT (referenced to CLK)					
Output Delay time during Data Transfer Mode	t_{ODLY}	0	14	ns	$C_L \leq 40 \text{ pF (1 card)}$
Output Delay time during Identification Mode	t_{ODLY}	0	50	ns	$C_L \leq 40 \text{ pF (1 card)}$

(1) 0 Hz means to stop the clock. The given minimum frequency range is for cases where continuous clock is required (refer to Chapter 4.4- Clock Control).

Table 6-5: Bus Timing - Parameters Values (Default Speed)

6.6.7 总线时序（高速模式）




Figure 6-10: Card Input Timing (High Speed Card)




Figure 6-11: Card Output Timing (High Speed Mode)

Parameter	Symbol	Min.	Max.	Unit	Remark
Clock CLK (All values are referred to min (V_{IH}) and max (V_{IL}),					
Clock frequency Data Transfer Mode	f_{PP}	0	50	MHz	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Clock low time	t_{WL}	7		ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Clock high time	t_{WH}	7		ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Clock rise time	t_{TLH}		3	ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Clock fall time	t_{THL}		3	ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Inputs CMD, DAT (referenced to CLK)					
Input set-up time	t_{ISU}	6		ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)

Parameter	Symbol	Min.	Max.	Unit	Remark
Input hold time	t_{IH}	2		ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Outputs CMD, DAT (referenced to CLK)					
Output Delay time during Data Transfer Mode	t_{ODLY}		14	ns	$C_L \leq 40 \text{ pF}$ (1 card)
Output Hold time	t_{OH}	2.5		ns	$C_L \geq 15 \text{ pF}$ (1 card)
Total System capacitance for each line ¹	C_L		40	pF	1 card

1) In order to satisfy severe timing, host shall drive only one card.

Table 6-6: Bus Timing - Parameters Values (High Speed)

6.7 1.8V 信号驱动强度和总线时序

6.7.1 输出驱动强度

6.7.1.1 驱动强度 4 个等级

为了保证 Host 系统的弹性设计，输出驱动能看到一个大范围的 Host 负载。4 个可选的驱动强度使 Host 系统能够调整卡的驱动强度，以优化给特定的 Host 负载。这给 SD 卡方便于被不同的系统负载和系统目标去支持，而提供一个非常好的信号完整性性能。

4 个可选的驱动强度类型是定义给 UHS-I 卡的 1.8V 信号电平的。其同样作为 Host 输出驱动设计的一个参考。正如章节 6.7.1.5 解说，Host 应该选择卡的最合适的驱动强度以驱动特定的 PCB。

6.7.1.2 I/O 驱动强度类型

卡的输出驱动负载取决于 Host 的 PCB 设计。从驱动端看，电容负载等效值决定于传输线的阻抗，传输线上的信号传播延时和信号的上下沿时间。当一个上升和下降沿比传输线上几个波反射还长时，负载可以被认为“lumped”，否则，“Distributed”（彭宁华注：就是集成式和分布式）。卡输入的整个电容负载，传输线和 Host 输入可模拟成集成系统。相反，路径上的集成单元从源端达到一定距离的总和应模拟成一个分布式系统。路径电容的其他部分对驱动是不可见的。因此，在这个场合，对驱动，Host 控制器的输入电容通常是不可见的。

对于测试目的，传输信号线负载转换为一个等效集成负载，其给出和传输线相同上升/下降沿时间。两个模拟电容负载定义给每个驱动类型来定义 UHS50 和 UHS104 卡的驱动特性。

(1) 驱动类型 B

类型 B 是默认驱动驱动，是给 50 欧姆传输线的固定阻抗分布式系统，在所有可用频率。因此，其定义为 50 欧姆的正常驱动。这个驱动能够支持 UHS104 卡的总 CL 为 15pF 和 UHS50 卡为大约 30pF。**驱动强度 B 是定义其他驱动强度的参考强度。**

(2) 驱动类型 A

类型 A 驱动是 1.5 倍驱动强度，定义为 33 欧姆名义驱动强度，支持高达 208MHz 操作。

(3) 驱动类型 C

类型 C 驱动是 0.75 倍驱动强度，定义为 66 欧姆名义驱动强度，其是支持 208MHz 操作最弱驱动强度。

(4) 驱动类型 D

类型 C 驱动是 0.5 倍驱动强度，其最好给一个速度不严格，但低噪声/低 EMI 很重要的系统。类型 D 生产最慢的上升/下降沿时间。使用一个非常慢的上升沿时间，系统通常被认为是一个集成负载系统。类型 D 定义为 100 欧姆的名义驱动强度，最大操作频率取决于 Host 的设计。如表 6-7 所示，可选的驱动强度的支持取决于卡的类型。

Driver Type	Nominal Impedance	Driving capability	UHS50 Card	UHS104 Card
A	33 Ω	x1.5	Optional	Mandatory
B	50 Ω	x1	Mandatory	Mandatory
C	66 Ω	x0.75	Optional	Mandatory
D	100 Ω	x0.5	Optional	Mandatory

Note: Nominal impedance is defined by I-V characteristics of output driver at 0.9V.

Table 6-7 : I/O Driver Strength Types

6.7.1.3 I/O 驱动目标 AC 特性

这个掌机描述 I/O 设计的设计目标。图 6-12，输出驱动的特征是在所有最大到最小延时条件下测试的

6.7.1.3.1 上升/下降沿时间要求

表 6-8 是给 UHS104 和 UHS50 卡的默认驱动强度（类型 B）的要求。

类型 A, C 和 D 的 I-V 特征曲线（电流-电压特征曲线）大约是默认驱动强度 B 的 $\times 1.5$, $\times 0.75$ 和 $\times 0.5$ 。

Driver Type	Symbol	Driver Rise / Fall Time Requirements				Condition
		Min.	Typ.	Max.	Units	C_L
Type B for UHS104	T_{RB}, T_{FB}	0.40	0.88	1.32	ns	15pF
Type B for UHS50	T_{RB}, T_{FB}	0.70	1.83	2.75	ns	30pF

Table 6-8 : I/O Driver Design Target

注意：

1. 典型的上升/下降沿时间值是一个设计的目标。任何在最小和最大之间的实际的上升/下降沿时间值都是满足这个规格的
2. 输出上升沿时间是在 $V_{ol}(0.45V)$ 到 $V_{oh}(1.4V)$ 间测试的。输出下降沿时间是在 $V_{oh}(1.4V)$ 到 $V_{ol}(0.45V)$ 间测试的。

应用注意：

表 6-8 同样有用给 Host 输出驱动的驱动强度决定。一个驱动能力应该取决于 Host 系统的电容负载来测量。当选择类型 D 驱动，最大的频率由 Host 系统决定。

6.7.1.3.2 上升/下降沿时间比率设计目标

运行在在章节 6.7.3.1 中的所有测试满足如表 6-9 描述的上升沿时间和下降沿时间间的可允许差异。通常，最差的场景的 R_{rf} 是发生在不平衡处理条件：快-N 通道和慢-P 通道，或者慢 N-通道和快-P 通道。

Parameter	Symbol	Min.	Typ.	Max.	Unit	Notes
The Ratio of Rise / Fall Time	R_{RF}	0.7	1.0	1.4	-	$R_{RF} = T_R / T_F$

Table 6-9 : Design Target for Ratio of Rise / Fall Time

6.7.1.3.3 输出驱动测试电路

在图 6-2 中示意了用于验证驱动特性的测试电路。




Figure 6-12 : Outputs Test Circuit for Rise/Fall Time Measurement

注意:

1. 上升沿和下降沿时间比率是定义给相同温度和电压，在完整的温度和电压范围。对于给出的温度和电压组合，其代表由于处理变化产生的上升和下降沿时间间的最大差异。
2. 专有名词定义如下：
 Cl: 每个信号线的整个系统有效电容（在分布式负载，不是所有的走线因素都被算作有效电容）
 Ccard: 卡的电容
 Ceq: 卡之外的等效集成负载（传输线转化为一个有效集成负载）
 Cdie: 卡芯片电容
 Cpkg: 卡包装电容
 $C_{card} = C_{die} + C_{pkg}$
 $C_l = C_{card} + C_{eq}$
3. 卡电容范围定义如下:

Capacitance	Min	Max	Units	Notes
$C_{CARD} (C_{DIE} + C_{PKG})$	5	10	pF	---

Table 6-10 : Card Capacitance Range

6.7.1.4 驱动强度选择

CMD6 的功能组 3 用于选择驱动强度。4 个等级被定义为功能 0 到 3。功能 0 是默认驱动强度。选择方法顺从 CMD6 的定义。如果驱动强度修改失败，当前的驱动强度仍然被选择。

表 6-11 示意了 CMD6 状态中支持的驱动强度。Host 能修改卡的驱动强度。

CMD6 Status Bit	Meaning
432	Support bit of Type B Driver (Always 1 as default)
433	Support bit of Type A Driver
434	Support bit of Type C Driver
435	Support bit of Type D Driver

Table 6-11 : Output Driver Type Support Bits

6.7.1.5 如何选择优化的驱动强度

Host 应该仿真其特定系统，来验证在希望的运行频率时的优化的驱动强度。Host 应该选择满足

系统运行频率要求的上升沿/下降沿时间的最弱驱动强度。

或者简单地，当需要比类型 B 更大的驱动强度，类型 A 被选择；当需要比类型 B 更小的驱动强度，类型 C 被选择。然而，由于 UHS50 的驱动强度除了类型 B 外是可选的，当其他驱动类型不支持时，Host 需要使用类型 B。类型 A 更优的 Host 使用类型 B 时，应该减小时钟频率。

类型 D 应该在系统设计目标是一个低噪声系统时使用。最大的操作频率减小，应该由特定 Host 系统决定。

表 6-12 给出每个驱动强度能支持的大概总电容值。

Driver Type	Type A	Type B	Type C	Type D
C_L at 208MHz	21pF	15pF	11pF	Note 1
C_L at 100MHz SDR C_L at 50 MHz DDR	43pF	30pF	23pF	Note 1

Table 6-12 : Approximation of Total Capacitance for Each of Drive Strength

注意 1:

对于比 100MHz SDR 操作更慢的上升沿/下降沿时间的操作，类型 D 支持总 C_L 大约 22pF，或者更多。当选择类型 D 驱动，最大频率由 Host 系统决定。

6.7.2 1.8V 信号的总线操作条件

6.7.2.1 1.8V 信号的阈值电平

表 6-13 示意了 1.8V 信号的 DC 规格。由于信号电平是由 Host 和卡中的电源生成的，有些值是定义在固定值，而非基于 V_{DD} 。

Parameter	Symbol	Min.	Max.	Unit	Remark
Supply Voltage	V_{DD}	2.70	3.60	V	
Regulator Voltage	V_{DDIO}	1.70	1.95	V	Generated by V_{DD}
Output High Voltage	V_{OH}	1.40	-	V	$I_{OH} = -2mA$
Output Low Voltage	V_{OL}	-	0.45	V	$I_{OL} = 2mA$
Input High Voltage	V_{IH}	1.27	2.00	V	
Input Low Voltage	V_{IL}	$V_{SS}-0.30$	0.58V	V	

Table 6-13 : Threshold Level for 1.8V Signaling

6.7.2.2 漏电流

Parameter	Symbol	Min.	Max.	Unit	Remark
Input Leakage Current		-2	2	μA	DAT3 pull-up is disconnected.

Table 6-14 : Input Leakage Current

6.7.3 在 SDR12, SDR25, SDR50 和 SDR104 模式的总线时序规格

6.7.3.1 时钟时序

图 6-13 示意了时钟信号的时序，表 6-15 示意了这个时序要求的参数值。时钟时序是给 Host 的要求。 T_{clk} 用于定义上升沿/下降沿时序。上升沿和下降沿不应该小于 $0.2 \times T_{clk}$ 。在整个可变条件中，SDCLK 输入应该满足时钟时序，其是在 CMD 和 DAT[3:0] 处于静态时，在 SD 的卡槽 Pin 上尽可能靠近卡处测试。在图 6-13 中， V_{ih} 标识为 $V_{ih}(\min)$ 和 V_{il} 标识为 $V_{il}(\max)$ 。




Figure 6-13 : Clock Signal Timing

Symbol	Min.	Max.	Unit	Remark
t_{CLK}	4.80	-	ns	208MHz (Max.), Between rising edge, $V_{CT}=0.975V$
t_{CR}, t_{CF}	-	$0.2 * t_{CLK}$	ns	$t_{CR}, t_{CF} < 0.96ns$ (max.) at 208MHz, $C_{CARD}=10pF$ $t_{CR}, t_{CF} < 2.00ns$ (max.) at 100MHz, $C_{CARD}=10pF$
Clock Duty	30	70	%	

Table 6-15 : Clock Signal Timing

6.7.3.2 卡输入时序

图 6-14 示意了卡的输入时序, 表 6-16 示意了卡输入时序的要求参数值。新参数时钟阈值 (V_{CT}) 被引入用于标识时钟参考点。 V_{CT} 是定义为 $0.975V$ 。数据建立时间和保持时间是测量在数据阈值 ($V_{IH(min)}$ 和 $V_{IL(max)}$)。在图 6-14 中, $V_{IH(min)}$ 和 V_{IL} 标识为 $V_{IL(max)}$ 。




Figure 6-14 : Card Input Timing

Symbol	Min.	Max.	Unit	SDR104 mode
t_{IS}	1.40	-	ns	$C_{CARD}=10pF, V_{CT}=0.975V$
t_{IH}	0.80	-	ns	$C_{CARD}=5pF, V_{CT}=0.975V$
Symbol	Min.	Max.	Unit	SDR50 mode
t_{IS}	3.00	-	ns	$C_{CARD}=10pF, V_{CT}=0.975V$
t_{IH}	0.80	-	ns	$C_{CARD}=5pF, V_{CT}=0.975V$

Table 6-16 : SDR50 and SDR104 Input Timing

6.7.3.3 卡输出时序

6.7.3.3.1 频率范围考虑

UHS-I 的最大频率是 208MHz。Host 可以使用比 UHS-I 卡支持的频率更小的任何频率。考虑到时钟周期和输出延时之间的关系, 这里有一个边界频率, 约为 100MHz, 因此, 两个输出时序图定义在这个文档。

(1) 固定输出数据窗口场合 (<100MHz)

如果输出延时小于时钟周期 ($T_{odly(max)} < T_{clk}$), $DAT[3:0]$ 能够用SDCLK采样, 因为固定的数据窗口同步SDCLK总是有效的。考虑 T_{odly} (从SDCLK输入到CMD和DAT[3:0]输出的延时), 在最小和最大延时场合的有效窗口的重叠区是可用的 (因温度和电压而变化)。参考图6-15。固定输出数

据窗口时序（图6-16）定义了有效数据窗口的重叠区。Host能够通过轮回SDCLK方式来产生采样时钟（参考附件 C.1）。这个时序模式使Host去配置采样数据接收电路。固定输出数据窗口场合可应用于SDR12，SDR25，SDR50和SDR104高达100MHz。




Figure 6-15 : Fixed Output Data Window

(2) 可变输出数据窗口场合 (<208MHz)

输出延时可能大于一个时钟周期。在这种情况下，另一个时序参数Top被采用，Top是从SDCLK输入到CMD和DAT[3:0]输出的短暂输出相。在初始化，Top能够开始在相关时钟的任何相。在初始化步骤，Host应该小心地找到卡输出的优化采样点。可变输出数据窗口应用于SDR104高达208MHz。

6.7.3.3.2 固定数据窗口的输出时序（所有 SDR 模式高达 100MHz）

图6-16示意了固定数据窗口的卡输出时序,表6-17示意了给SDR12,SDR25,SDR50和SDR104这个时序的参数值要求。一个有效窗口是通过最大和最小的输出延时（Todly）来定义。不管温度和电压变化，有效数据窗口同步与SDCLK是可用的。Host能创建采样时钟通过延时SDCLK。在图6-164中，Voh标识为Voh(min)和Vol标识为Vol(max)。




Figure 6-16 : Output Timing of Fixed Data Window

Symbol	Min.	Max.	Unit	Remark
t _{ODLY}	-	7.5	ns	t _{CLK} >=10.0ns, C _L =30pF, using driver Type B, for SDR50,
t _{ODLY}		14	ns	t _{CLK} >=20.0ns, C _L =40pF, using driver Type B, for SDR25 and SDR12,
t _{OH}	1.5	-	ns	Hold time at the t _{ODLY} (min.), C _L =15pF

Table 6-17 : Output Timing of Fixed Data Window

6.7.3.3.3 可变窗口的输出时序（SDR104 高达 208MHz）

图6-17示意了可变量数据窗口的卡输出时序，表6-18示意了这个时序的参数值要求。Top被引入用于表示输出延时。Top不包括一个长时间的温漂，相反Todly包括所有的延时变量。温漂被表示为ΔTop。初始化后的Top在范围0到2UI（彭宁华注：就是一个时钟周期）。在决定数据采样点，一个长期漂移，其主要取决于温漂，应该被考虑。输出有效数据窗口（Todw）是可用的，而不管温漂（ΔTop），但是数

据窗口位置随温漂变化的。在图6-17中，Voh 标识为Voh(min)和Vol标识为Vol(max)。




Figure 6-17 : Output Timing of Variable Data Window

Symbol	Min.	Max.	Unit	Remark
t _{OP}	0	2	UI	Card Output Phase
Δt _{OP}	-350	+1550	ps	Delay variation due to temperature change after tuning
t _{ODW}	0.60	-	UI	t _{ODW} =2.88ns at 208MHz

Table 6-18 : Output Timing of Variable Data Window

卡ΔT_{OP} 是从最后系统调制过程后输出有效窗口（Todw）整个运行的漂移
卡ΔT_{OP}=1550pS，对于操作期间，节温度ΔT= 90℃
卡ΔT_{OP}=-350pS，对于操作期间，节温度 ΔT= 20℃




Figure 6-18 : Δt_{OP} Consideration for Variable Data Window Mode

在操作期间，当卡的节温度变化从-25 度到 125 度，ΔT_{OP} 的范围是 2600pS。

注意图 6-16 和图 6-17 是相同输出电路在不同条件的输出时序表达是很重要的（彭宁华注：如果 UHS104 卡运行在 SDR25 和 SDR104）。要求两个输出时序图是因为取决于 Host 的执行，两个类型的读数据采样方式被假定。这些输出时序是定义在测试电路的测量点上。卡的 Todw 是定义在此表，用于在章节 6.7.1 的外部噪声自由测试电路。有效窗口通过包括卡产生的 CMD 和 DAT[3:0]间的偏移的输出时序来定义。

Host 设计者应该考虑 Host 传输路径，其增加了一些信号完整性因素，包括噪声，总线信号间偏移，和时序错误。Host 输入希望的 Todw 大于 0.50UI（彭宁华注：就是一个时钟周期）。

应用注意：
Host 应该考虑数据窗口的漂移。在调制过程完成后的温漂转化为一个有限输出有效窗口漂移 (ΔT_{OP})。Host 设计者应该考虑这个漂移，正确地设计来避免这个漂移的影响。
在睡眠后激活调制过程是一个很好实践。
Host 能用不同的技术去克服温度影响（包括减小操作频率）

6.7.4 DDR50 模式的总线时序规格

6.7.4.1 时钟时序

图 6-19 示意了时钟信号的时序，表 6-19 示意了这个时序要求的参数值。时钟时序是给 Host 的要求。Tclk 用于定义上升沿/下降沿时序。上升沿和下降沿不应该小于 $0.2 \times T_{clk}$ 。在整个可变条件中，SDCLK 输入应该满足时钟时序，其是在 CMD 和 DAT[3:0]处于静态时，在 SD 的卡槽 Pin 上尽可能靠近卡处测试。在图 6-19 中，Vih 标识为 Vih(min)和 Vil 标识为 Vil(max)。




Figure 6-19 : Clock Signal Timing

Symbol	Min.	Max.	Unit	Remark
t _{CLK}	20	-	ns	50MHz (Max.), Between rising edge
t _{CR} , t _{CF}	-	0.2* t _{CLK}	ns	t _{CR} , t _{CF} < 4.00ns (max.) at 50MHz, C _{CARD} =10pF
Clock Duty	45	55	%	

Table 6-19 : Clock Signal Timing

CMD 信号时序并没有示意在图 6-20。对于 CMD 信号时序参考图 6-14 和图 6-16（SDR 模式的时序图）。

6.7.4.2 DDR50 的总线时序




Figure 6-20 : Timing Diagram DAT Inputs/Outputs Referenced to CLK in DDR50 Mode

Parameter	Symbol	Min	Max	Unit	Remark
Input CMD (referenced to CLK rising edge)					
Input set-up time	t_{ISU}	6	-	ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Input hold time	t_{IH}	0.8	-	ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Output CMD (referenced to CLK rising edge)					
Output Delay time during Data Transfer Mode	t_{ODLY}	-	13.7	ns	$C_L \leq 30 \text{ pF}$ (1 card)
Output hold time	t_{OH}	1.5	-	ns	$C_L \geq 15 \text{ pF}$ (1 card)
Inputs DAT (referenced to CLK rising and falling edges)					
Input set-up time	t_{ISU2x}	3	-	ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Input hold time	t_{IH2x}	0.8	-	ns	$C_{CARD} \leq 10 \text{ pF}$ (1 card)
Outputs DAT (referenced to CLK rising and falling edges)					
Output Delay time during Data Transfer Mode	t_{ODLY2x}	-	7.0	ns	$C_L \leq 25 \text{ pF}$ (1 card)
Output hold time	t_{ODLY2x}	1.5	-	ns	$C_L \geq 15 \text{ pF}$ (1 card)

Table 6-20 : Bus Timings – Parameters Values (DDR50 mode)

7 SPI 模式

彭宁华注：这个模式一般不用。



8 附录

请参考 Part_1_Physical_Layer_Specification_Ver3.00 文档。